限流控制电路、具有所述限流控制电路的开关电源芯片制造技术

本发明专利技术提供了一种限流控制电路及具有所述限流控制电路的开关电源芯片，所述限流控制电路包括输出电流采样模块、第一电压比较模块、滞回比较器模块、逻辑控制模块、电容充放电模块和限流控制模块，通过对电容充放电模块的电容的充放电，改变电容输出电压，并利用滞回比较器模块，产生限流控制信号，允许开关电源可以输出指定时间的大电流，当超过该时间，则控制功率管，按小电流输出，这样既可以保证负载端对瞬态电流的需求，又可以在长时间内保证芯片的安全与稳定工作。芯片的安全与稳定工作。芯片的安全与稳定工作。

【技术实现步骤摘要】
限流控制电路、具有所述限流控制电路的开关电源芯片


[0001]本专利技术涉及开关电源领域，特别涉及一种限流控制电路、具有所述限流控制电路的开关电源芯片。

技术介绍

[0002]在电源领域，为了保证电源的安全稳定运行，电源本身都会有限流措施，防止因短路问题，造成输出电流过大，进而芯片发热，造成芯片损坏。为避免此问题，很多电源芯片的限流点固定为一个值，但在某些应用条件下，固定限流点不是很好的选择。
[0003]例如我们需要用一个电源驱动GPRS模块，在GPRS不发信号时，所需要的电流非常小，但在发信号的瞬间，会有一个相对很大的瞬态电流，但该电流不会持续很久，由于瞬态电流的存在，对电源就有一定的要求。
[0004]1、如果限流点设置的很小，那么在发射信号、大电流拉取时，极易把输出电压拉低，导致GPRS无法正常工作；2、如果限流点设置的很大，那么在输出意外短路时，芯片本身和外围器件都会承受较大的应力，如果芯片或外围器件余量不足，则容易导致整个系统失效；如果增加芯片及外围器件的余量，则会造成资源浪费，增加成本；在某些情况下，产品本身空间有限，根本不允许放置更大的器件，导致增加芯片及外围器件的余量的方案无法实现。
[0005]3、瞬态电流一般由输出电容提供，毫秒级以内的瞬态电流容易通过输出电容实现，但超过毫秒甚至秒级的瞬态电流，一方面输出电容要求容量非常大，通常需要法拉量级，需要用到超级电容，成本和体积难以承受；另一方面，过大的输出电容，对系统环路稳定方面的设计是一个巨大的挑战。
[0006]类似的问题还出现在BOOST电路启动时的瞬间大电流、驱动接触器时的瞬间大电流、WIFI模块发射信号时的瞬间大电流等。

技术实现思路

[0007]本专利技术为了克服现有技术的不足，提供一种限流控制电路、具有所述限流控制电路的开关电源芯片，可以输出指定时间的大电流，超过该时间，则按小限流点条件工作，既可以保证负载端对瞬态电流的需求，又可以保证芯片的安全与稳定工作。
[0008]为实现上述目的，本专利技术实施例提供了一种限流控制电路，包括输出电流采样模块、第一电压比较模块、滞回比较器模块、逻辑控制模块、电容充放电模块和限流控制模块，所述输出电流采样模块通过获取输出电流的大小，输出对应的采样电压信号；所述第一电压比较模块比较采样电压信号和第一参考电压信号，所述第一参考电压信号为大小电流阈值电压信号，输出第一比较信号；所述滞回比较器模块比较滞回比较器单元的上下阈值和电容输出电压，输出第二比较信号；所述逻辑控制模块根据所述第一比较信号和第二比较信号，输出逻辑控制信号；所述电容充放电模块根据逻辑控制信号调整电容对应的电容输出电压；所述限流控制模块根据所述逻辑控制信号输出限流控制信号；
当电容输出电压小于滞回比较器单元的下阈值，且当采样电压信号大于第一参考电压信号，对电容进行充电，电容输出电压升高，输出的限流控制信号允许输出电流为大电流；当电容输出电压持续升高，电容输出电压小于滞回比较器单元的上阈值，大于等于滞回比较器单元的下阈值，且当采样电压信号大于第一参考电压信号，仍然保持对电容进行充电，电容输出电压升高，输出的限流控制信号允许输出电流为大电流；当电容输出电压大于滞回比较器单元的上阈值，对电容进行放电，电容输出电压降低，输出的限流控制信号允许的输出电流变为小电流；当电容输出电压持续降低，电容输出电压重新降低到小于滞回比较器单元的上阈值，仍然保持对电容进行放电，电容输出电压持续降低且仍大于滞回比较器单元的下阀值，输出的限流控制信号允许的输出电流为小电流。
[0009]可选的，所述输出电流采样模块包括：电阻R1、电阻R2、电阻R3、电阻R4和运算放大器OP1，运算放大器OP1的正电源端接电源电压VCC，运算放大器OP1的负电源端接地，所述电阻R1的一端作为电流采样引脚二与电流采样电阻的一端相连，所述电阻R1的另一端与电阻R2的一端相连且与运算放大器OP1的反相输入端相连，电阻R4的一端接地，所述电阻R4的另一端与电阻R3的一端相连且与运算放大器OP1的同相输入端相连，所述电阻R3的另一端作为电流采样引脚一与所述电流采样电阻的另一端相连，所述运算放大器OP1的输出端与电阻R2的另一端相连且作为所述输出电流采样模块的输出端VA。
[0010]可选的，所述第一电压比较模块为第一比较器，第一参考电压信号作为第一比较器COMP1的反相输入端，输出电流采样模块的输出端VA作为第一比较器COMP1的同相输入端，第一比较器COMP1的正电源端接工作电压VDD，第一比较器COMP1的负电源端接地，第一比较器COMP1的输出端作为第一电压比较模块的输出端VB。
[0011]可选的，所述逻辑控制模块为两输入的与非门，其中与非门第一输入端与第一电压比较模块的输出端VB相连，与非门第二输入端与滞回比较器模块的输出端VC相连，所述与非门的输出端作为所述逻辑控制模块的输出端VD。
[0012]可选的，所述与非门包括PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4，所述PMOS管M1的源极、PMOS管M2的源极接工作电压VDD，所述PMOS管M1的漏极、PMOS管M2的漏极、NMOS管M3的漏极连接且作为所述逻辑控制模块的输出端VD，所述PMOS管M1的栅极、NMOS管M4的栅极相连且作为与非门第一输入端，所述NMOS管M4的源极接地，所述NMOS管M4的漏极与NMOS管M3的源极相连，所述NMOS管M3的栅极与PMOS管M2的栅极相连且作为与非门第二输入端。
[0013]可选的，所述滞回比较器模块包括第二比较器COMP2、电阻R5、电阻R6，所述第二比较器COMP2的反相输入端与电容充放电模块的输出端VE相连，所述第二比较器COMP2的同相输入端与电阻R5的一端、电阻R6的一端相连，所述电阻R5的另一端与第二参考电压端相连，所述电阻R6的另一端与第二比较器COMP2的输出端相连且作为所述滞回比较器模块的输出端VC，所述第二比较器COMP2的正电源端接工作电压VDD，第二比较器COMP2的负电源端接地。
[0014]可选的，所述电容充放电模块包括第一电流源IS1、第二电流源IS2、PMOS管M5、NMOS管M6、电容C1，所述第一电流源IS1的输入端接工作电压VDD，所述第一电流源IS1的输出端与PMOS管M5的源极相连，所述PMOS管M5的栅极与逻辑控制模块的输出端VD相连，所述PMOS管M5的漏极与电容C1的一端、NMOS管M6的漏极相连且作为电容充放电模块的输出端VE，所述电容C1的另一端接地，所述NMOS管M6的源极接第二电流源IS2的输入端，第二电流
源IS2的输出端接地，所述NMOS管M6的栅极与所述逻辑控制模块的输出端VD相连。
[0015]可选的，所述限流控制模块为误差放大器，包括：电阻R7、电阻R8、电阻R9、跨导放大器OTA1、NMOS管M7，所述电阻R7的一端接内部基准参考电压VREF，所述电阻R7的另一端与所述电阻R8、电阻R9的一端相连且作为跨导放大器OTA1的同相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种限流控制电路，其特征在于，包括输出电流采样模块、第一电压比较模块、滞回比较器模块、逻辑控制模块、电容充放电模块和限流控制模块，所述输出电流采样模块通过获取输出电流的大小，输出对应的采样电压信号；所述第一电压比较模块比较采样电压信号和第一参考电压信号，所述第一参考电压信号为大小电流阈值电压信号，输出第一比较信号；所述滞回比较器模块比较滞回比较器单元的上下阈值和电容输出电压，输出第二比较信号；所述逻辑控制模块根据所述第一比较信号和第二比较信号，输出逻辑控制信号；所述电容充放电模块根据逻辑控制信号调整电容对应的电容输出电压；所述限流控制模块根据所述逻辑控制信号输出限流控制信号；当电容输出电压小于滞回比较器单元的下阈值，且当采样电压信号大于第一参考电压信号，对电容进行充电，电容输出电压升高，输出的限流控制信号允许输出电流为大电流；当电容输出电压持续升高，电容输出电压小于滞回比较器单元的上阈值，大于等于滞回比较器单元的下阈值，且当采样电压信号大于第一参考电压信号，仍然保持对电容进行充电，电容输出电压升高，输出的限流控制信号允许输出电流为大电流；当电容输出电压大于滞回比较器单元的上阈值，对电容进行放电，电容输出电压降低，输出的限流控制信号允许的输出电流变为小电流；当电容输出电压持续降低，电容输出电压重新降低到小于滞回比较器单元的上阈值，仍然保持对电容进行放电，电容输出电压持续降低且仍大于滞回比较器单元的下阀值，输出的限流控制信号允许的输出电流为小电流。2.如权利要求1所述的限流控制电路，其特征在于，所述输出电流采样模块包括：电阻R1、电阻R2、电阻R3、电阻R4和运算放大器OP1，运算放大器OP1的正电源端接电源电压VCC，运算放大器OP1的负电源端接地，所述电阻R1的一端作为电流采样引脚二与电流采样电阻的一端相连，所述电阻R1的另一端与电阻R2的一端相连且与运算放大器OP1的反相输入端相连，电阻R4的一端接地，所述电阻R4的另一端与电阻R3的一端相连且与运算放大器OP1的同相输入端相连，所述电阻R3的另一端作为电流采样引脚一与所述电流采样电阻的另一端相连，所述运算放大器OP1的输出端与电阻R2的另一端相连且作为所述输出电流采样模块的输出端VA。3.如权利要求1所述的限流控制电路，其特征在于，所述第一电压比较模块为第一比较器，第一参考电压信号作为第一比较器COMP1的反相输入端，输出电流采样模块的输出端VA作为第一比较器COMP1的同相输入端，第一比较器COMP1的正电源端接工作电压VDD，第一比较器COMP1的负电源端接地，第一比较器COMP1的输出端作为第一电压比较模块的输出端VB。4.如权利要求1所述的限流控制电路，其特征在于，所述逻辑控制模块为两输入的与非门，其中与非门第一输入端与第一电压比较模块的输出端VB相连，与非门第二输入端与滞回比较器模块的输出端VC相连，所述与非门的输出端作为所述逻辑控制模块的输出端VD。5.如权利要求4所述的限流控制电路，其特征在于，所述与非门包括PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4，所述PMOS管M1的源极、PMOS管M2的源极接工作电压VDD，所述PMOS管M1的漏极、PMOS管M2的漏极、NMOS...

【专利技术属性】
技术研发人员：李瑞平，许锦龙，刘彬，池伟，
申请(专利权)人：上海芯龙半导体技术股份有限公司，
类型：发明
国别省市：