一种应用于无刷电机的驱动电路制造技术

本发明专利技术公开一种应用于无刷电机的驱动电路，包括FPGA芯片、隔离放大电路、MOS管和电机。FPGA的芯片输出端与隔离放大电路的输入端连接，FPGA芯片用于输出第一驱动信号；隔离放大电路的输出端与MOS管的输入端连接，隔离放大电路用于对电流信号进行隔离放大；MOS管的输出端与电机的输入端连接，MOS管用于传输电流信号。本发明专利技术将光耦隔离器与三极管放大电路组合在一起，使用光耦隔离器对输入输出的驱动信号进行隔离，当三极管放大电路对电流信号进行放大，驱动电路功率较高时，不会影响到作为前置输入的FPGA芯片及其附属其他小电流电路，保证了前置输入信号的抗干扰性；同时，放大的电流进入到MOS管，提高MOS管开关门效率，降低电路损耗。路损耗。路损耗。

【技术实现步骤摘要】
一种应用于无刷电机的驱动电路


[0001]本专利技术涉及无刷电机
，特别是涉及一种应用于无刷电机的驱动电路。

技术介绍

[0002]随着机械加工技术的快速发展，无刷电机已在航模、军工产品、医疗器械和家用电器等多个领域得到广泛应用，如何高效地驱动无刷电机就显得尤为重要。当前常用的无刷电机驱动电路，一般采用多相全桥拓扑方式。由于电路功率限制，驱动电路的开关频率较低，开关效率不高，因此常采用多个开关MOS管(Metal Oxide Semiconductor，金属-氧化物-半导体场效晶体管)并联的方式。
[0003]当驱动电路功率较高时，电路中的电流很大，会加大电路的损耗，并且发热严重，容易导致电路烧毁，对作为前置输入的FPGA(Field Programmable Gate Array，现场可编程门阵列芯片)芯片及其附属其他小电流电路干扰很大。如果添加隔离器来隔离前置输入的FPGA芯片与信号输出的MOS管，MOS管的状态变换不会影响前置输入，但是经过隔离后的MOS管输入信号电流较小，开关效率低，开关频率无法提升。如果采用强上拉模式增大电流，仍然会产生电路损耗并且导致发热严重，严重时甚至出现烧毁及干扰FPGA电路的情况，对电机驱动有着很大的不利影响。

技术实现思路

[0004]本专利技术的主要目的在于提供一种应用于无刷电机的驱动电路，使用光耦隔离器与三极管放大电路组合在一起，保证前置输入信号抗干扰性的前提下提高MOS管的开关门效率，并降低电路的损耗。
[0005]为达上述目的，本专利技术提供了如下技术方案：
[0006]一种应用于无刷电机的驱动电路包括：
[0007]FPGA芯片，用于输出第一驱动信号；
[0008]驱动子电路，所述驱动子电路的输入端与所述FPGA芯片的输出端连接，所述驱动子电路的输出端与无刷电机的输入端连接；
[0009]所述驱动子电路包括隔离放大电路和金属-氧化物-半导体场效应MOS管；
[0010]所述隔离放大电路的输入端与所述FPGA芯片的输出端连接，所述隔离放大电路用于对电流信号进行隔离放大；
[0011]所述MOS管的输入端与所述隔离放大电路的输出端连接，所述MOS管的输出端与无刷电机的输入端连接，所述MOS管用于传输电流信号。
[0012]可选地，所述隔离放大电路包括：
[0013]光耦隔离器，所述光耦隔离器的输入端与所述FPGA芯片的信号输出端连接，所述光耦隔离器用于隔离所述第一驱动信号和第二驱动信号；所述第二驱动信号是所述光耦隔离器的输出电信号；
[0014]三极管放大电路，所述三极管放大电路的输入端与所述光耦隔离器的输出端连
接，所述三极管放大电路的输出端与所述MOS管的输入端连接，所述三极管放大电路用于对所述第二驱动信号进行放大。
[0015]可选地，所述三极管放大电路包括三极管Q1、三极管Q2、三极管Q3、三极管Q4、电阻R1、电阻R2、电阻R3、电阻R4、地线和电源；
[0016]所述三极管Q3的基极与所述光耦隔离器的输出端连接，所述三极管Q3的发射极通过所述电阻R4接地线，所述三极管Q3的集电极通过所述电阻R1和所述电阻R2连接电源；
[0017]所述三极管Q1的基极通过所述电阻R2连接电源，所述三极管Q1的发射极直接连接电源，所述三极管Q1的集电极通过所述电阻R3接地线；
[0018]所述三极管Q2的基极通过所述电阻R3接地，所述三极管Q2的集电极直接接地线，所述三极管Q2的发射极与所述MOS管的输入端连接；
[0019]所述三极管Q4的基极通过所述电阻R3接地，所述三极管Q4的集电极直接连接电源，所述三极管Q4的发射极与所述MOS管的输入端连接。
[0020]可选地，所述三极管Q1和所述三极管Q2为PNP型2N2907A型号三极管。
[0021]可选地，所述三极管Q3和所述三极管Q4为NPN型2N2222A型号三极管。
[0022]可选地，所述电阻R1、所述电阻R2、所述电阻R3和所述电阻R4为2kΩ。
[0023]可选地，所述电源为12V。
[0024]可选地，所述驱动子电路的数量为四个，各所述驱动子电路并联连接于所述FPGA芯片的信号输出管脚和所述无刷电机的输入端。
[0025]根据本专利技术提供的具体实施例，本专利技术公开了以下技术效果：
[0026]本专利技术应用于无刷电机的驱动电路将光耦隔离器与三极管放大电路组合在一起，使用光耦隔离器对输入输出的驱动信号进行隔离，当三极管放大电路对输出的驱动信号进行放大，驱动电路功率较高时，不会影响到作为前置输入的FPGA芯片及其附属其他小电流电路，保证了前置输入信号的抗干扰性；同时，放大的电流进入到MOS管，提高了MOS管开关门效率，降低电路损耗。
附图说明
[0027]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1为本专利技术应用于无刷电机的驱动电路的模块结构示意图；
[0029]图2为本专利技术应用于无刷电机的驱动电路中三极管放大电路的构成示意图；
[0030]图3为本专利技术应用于无刷电机的驱动电路具体实施例示意图。
[0031]符号说明：
[0032]1——FPGA芯片，2——隔离放大电路，21——光耦隔离器，22——三极管放大电路，3——MOS管，4——电机，51——第一驱动子电路，52——第二驱动子电路，53——第三驱动子电路，54——第四驱动子电路。
具体实施方式
[0033]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0034]本专利技术提供一种应用于无刷电机的驱动电路，通过将光耦隔离器与三极管放大电路组合在一起，在保证前置输入驱动信号抗干扰性的前提下提高MOS管的开关门效率，并降低电路损耗。
[0035]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0036]图1为本专利技术应用于无刷电机的驱动电路的模块结构示意图，本专利技术应用于无刷电机的驱动电路包括FPGA芯片1、隔离放大电路2、MOS管3和无刷电机4。
[0037]其中，所述FPGA芯片1的输出端与所述隔离放大电路2的输入端连接，所述FPGA芯片1将第一驱动信号传送到所述隔离放大电路2。
[0038]所述MOS管3的输入端与所述隔离放大电路2的输出端连接，所述MOS管3的输出端与无刷电机4的输入端连接，所述MOS管用于传输电流信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于无刷电机的驱动电路，其特征在于，所述应用于无刷电机的驱动电路包括：现场可编程门阵列芯片FPGA，用于输出第一驱动信号；驱动子电路，所述驱动子电路的输入端与所述FPGA芯片的输出端连接，所述驱动子电路的输出端与无刷电机的输入端连接；所述驱动子电路包括隔离放大电路和金属-氧化物-半导体场效应MOS管；所述隔离放大电路的输入端与所述FPGA芯片的输出端连接，所述隔离放大电路用于对电流信号进行隔离放大；所述MOS管的输入端与所述隔离放大电路的输出端连接，所述MOS管的输出端与无刷电机的输入端连接，所述MOS管用于传输电流信号。2.根据权利要求1所述的一种应用于无刷电机的驱动电路，其特征在于，所述隔离放大电路包括：光耦隔离器，所述光耦隔离器的输入端与所述FPGA芯片的信号输出端连接，所述光耦隔离器用于隔离所述第一驱动信号和第二驱动信号；所述第二驱动信号是所述光耦隔离器的输出电信号；三极管放大电路，所述三极管放大电路的输入端与所述光耦隔离器的输出端连接，所述三极管放大电路的输出端与所述MOS管的输入端连接，所述三极管放大电路用于对所述第二驱动信号进行放大。3.根据权利要求2所述的一种应用于无刷电机的驱动电路，其特征在于，所述三极管放大电路包括三极管Q1、三极管Q2、三极管Q3、三极管Q4、电阻R1、电阻R2、电阻R3、电阻R4、地线和电源；所述三极管Q3的基极与所述光耦...

【专利技术属性】
技术研发人员：王唯，刘玉林，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：