一种测试电路的稳压芯片及其制备方法技术

本发明专利技术公开了一种测试电路的稳压芯片，包括衬底，所述衬底的底端连接有外延边，所述外延边的一端均匀嵌入安装有负电极，所述外延边的另一端对应负电极位置处均匀嵌入安装有正电极，所述衬底的外侧连接有抗干扰层，所述抗干扰层的外侧连接有保护层，所述保护层的顶端对称开设有凹槽，所述抗干扰层的内部均匀嵌入安装有抗干扰颗粒，本发明专利技术结构科学合理，使用安全方便，通过设置的保护层、抗干扰层和抗干扰颗粒，能够对芯片与外界进行隔离，对芯片进行防护，并可提高芯片的抗电磁干扰能力，通过晶圆表面涂覆两次厚度为0.1mm的光阻薄膜，能够增加光阻薄膜的均匀程度，避免光阻薄膜厚度不均，导致晶圆光刻出现的次品和废品过多。导致晶圆光刻出现的次品和废品过多。导致晶圆光刻出现的次品和废品过多。

【技术实现步骤摘要】
一种测试电路的稳压芯片及其制备方法


[0001]本专利技术涉及集成电路
，具体为一种测试电路的稳压芯片及其制备方法。

技术介绍

[0002]随着半导体技术的发展，芯片设计业界越来越倾向于在芯片上集成数量越来越多的电路模块，借此可减少系统设计端工作的复杂程度，减少系统板卡的成本，推动系统板卡的设计向微型轻薄化发展，使其芯片更具市场竞争力，芯片集成度的提高对芯片设计业者带来了很大的挑战，除了设计端工作量的增加之外，芯片设计业者还需要考虑如何对芯片中的各种电路模块进行便捷化的验证和测试；
[0003]通常地，芯片中每增加一个电路模块，芯片设计业者需要从功能应用和验证测试两个角度去测试电路，在紧张而有限的期限内，这是个痛苦而繁重的工作，另外，每增加一个电路模块，除了无可避免地增加了芯片的面积之外，还增加了验证和测试该电路模块的时间，特别是在芯片上增加模拟电路，因此需要设计一种测试电路的稳压芯片，对电路测试的工作进行辅助。

技术实现思路

[0004]本专利技术提供技术方案，可以有效解决上述
技术介绍
中提出的芯片设计业者需要从功能应用和验证测试两个角度去测试电路，在紧张而有限的期限内，这是个痛苦而繁重的工作，另外，每增加一个电路模块，除了无可避免地增加了芯片的面积之外，还增加了验证和测试该电路模块的时间的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：一种测试电路的稳压芯片，包括衬底，所述衬底的底端连接有外延边，所述外延边的一端均匀嵌入安装有负电极，所述外延边的另一端对应负电极位置处均匀嵌入安装有正电极，所述衬底的外侧连接有抗干扰层，所述抗干扰层的外侧连接有保护层，所述保护层的顶端对称开设有凹槽，所述抗干扰层的内部均匀嵌入安装有抗干扰颗粒，所述衬底的内部底端位置处嵌入安装有光刻硅面。
[0006]优选的，所述负电极和正电极的一端穿过衬底与光刻硅面通过锡焊连接，所述保护层与抗干扰层之间通过热熔连接。
[0007]优选的，一种测试电路的稳压芯片的测试系统，包括电流传输模块、电路测试模块和控制模块，所述传输模块包括电流输入端和电流输出端，所述电路测试模块包括继电器、测试电阻和稳压芯片，所述控制模块包括控制器和微处理器；
[0008]所述电路测试模块的输入端和输出端均与电流传输模块的输出端连接，所述控制模块的输出端与电路测试模块的输入端连接。
[0009]优选的，所述传输模块包括电流输入端和电流输出端，所述电流输入端是指所需测试电路与测试仪的传入端口，所述电流输出端是指测试后电流与测试电路连接的传出端口。
[0010]优选的，所述电路测试模块包括继电器、测试电阻和稳压芯片，所述继电器是指受
到所需测试电路电流的输入刺激，使得测试电路变化的电控制元件，所述测试电阻是指使用多个测试电阻，分别使得电路电流经过测试电阻，对所需测试电路进行多电阻测试，所述稳压芯片是指接收输入稳压芯片的电流，使稳压芯片输出的电流稳定在设定的电压范围内，并输出电路的电压数据。
[0011]优选的，所述控制模块包括控制器和微处理器，所述控制器是指接收稳压芯片输出的数据，并传输指令控制继电器和微处理器运行，所述微处理器是指接收控制器传输的指令和稳压芯片输出的数据，对所需测试电路的电流信息进行处理。
[0012]优选的，一种测试电路的稳压芯片的制备方法，包括如下步骤：
[0013]S1、制作晶圆：使用晶圆切片机将硅晶棒切割出晶圆；
[0014]S2、晶圆涂膜：在晶圆表面涂覆光阻薄膜；
[0015]S3、光刻刻蚀：使用光刻机和蚀刻机，对晶圆中硅表面进行光刻和刻蚀，并注入离子；
[0016]S4、包覆外层：对光刻后的芯片表面热熔包覆抗干扰层；
[0017]S5、芯片封装；将晶圆固定，嵌入引脚，对芯片进行封装。
[0018]优选的，所述S2中，在晶圆表面涂覆光阻薄膜，光阻薄膜涂覆的次数为2-3次，光阻薄膜涂覆的厚度为0.1-0.2mm。
[0019]优选的，所述S3中，使用光刻机和蚀刻机，对晶圆中硅表面进行光刻和刻蚀，并注入离子，使得晶圆中硅上刻蚀出N阱和P阱，形成PN结，随后沉淀做出上层金属连接电路。
[0020]优选的，所述S5中，将晶圆固定，嵌入引脚，对芯片进行封装，芯片的封装方式为DIP、QFP、PLCC或QFN其中的一种。
[0021]与现有技术相比，本专利技术的有益效果：本专利技术结构科学合理，使用安全方便：
[0022]1、通过设置的保护层、抗干扰层和抗干扰颗粒，能够对芯片与外界进行隔离，对芯片进行防护，结合衬底外侧的抗干扰层和抗干扰颗粒，可提高芯片使用时的抗电磁干扰能力。
[0023]2、将测试电路与与测试仪的传入端口连接，将测试仪的传出端口与测试电路连接，随后继电器会受到所需测试电路电流的输入刺激，使得测试电路变化，并使用多个测试电阻，使得电路电流经过测试电阻，对所需测试电路进行多电阻测试，减少测试电路时电阻的单一性，能够增加电路测试的准确性和多样性，同时稳压芯片会将接收输入的电流稳定在设定的电压范围内，并输出电路的电压数据，通过控制器接收稳压芯片传输的电路电压数据，并传输志林控制继电器和微处理器运行，最后使用微处理器接收控制器传输的指令和稳压芯片输出的数据，对所需测试电路的电流信息进行处理，得出电路的测试结果。
[0024]3、使用晶圆切片机将硅晶棒切割出晶圆，之后在晶圆表面涂覆两次厚度为0.1mm的光阻薄膜，能够增加晶圆光刻时的光阻薄膜的均匀程度，避免光阻薄膜厚度不均，导致晶圆光刻出现的次品和废品过多，使用光刻机和蚀刻机，对晶圆中硅表面进行光刻和刻蚀，并注入离子，使得晶圆中硅上刻蚀出N阱和P阱，形成PN结，并沉淀做出上层金属连接电路，随后将抗干扰颗粒与抗干扰层原料混合热熔后成型，将抗干扰层热熔包覆在光刻后的芯片上，能够增加光刻后芯片的抗干扰能力，最后将晶圆固定，嵌入引脚，以DIP的方式对芯片进行封装，制备得到测试电路的稳压芯片。
附图说明
[0025]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。
[0026]在附图中：
[0027]图1是本专利技术的结构示意图；
[0028]图2是本专利技术抗干扰颗粒和光刻硅面的安装结构示意图；
[0029]图3是本专利技术稳压芯片的测试系统结构示意图；
[0030]图4是本专利技术稳压芯片的制备方法结构示意图；
[0031]图中标号：1、衬底；2、外延边；3、负电极；4、正电极；5、凹槽；6、保护层；7、抗干扰层；8、抗干扰颗粒；9、光刻硅面。
具体实施方式
[0032]以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。
[0033]实施例1：如图1-2所示，本专利技术提供技术方案，一种测试电路的稳压芯片，包括衬底1，衬底1的底端连接有外延边2，外延边2的一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试电路的稳压芯片，包括衬底(1)，其特征在于：所述衬底(1)的底端连接有外延边(2)，所述外延边(2)的一端均匀嵌入安装有负电极(3)，所述外延边(2)的另一端对应负电极(3)位置处均匀嵌入安装有正电极(4)，所述衬底(1)的外侧连接有抗干扰层(7)，所述抗干扰层(7)的外侧连接有保护层(6)，所述保护层(6)的顶端对称开设有凹槽(5)，所述抗干扰层(7)的内部均匀嵌入安装有抗干扰颗粒(8)，所述衬底(1)的内部底端位置处嵌入安装有光刻硅面(9)。2.根据权利要求1所述的一种测试电路的稳压芯片，其特征在于，所述负电极(3)和正电极(4)的一端穿过衬底(1)与光刻硅面(9)通过锡焊连接，所述保护层(6)与抗干扰层(7)之间通过热熔连接。3.根据权利要求1-2任一项所述的一种测试电路的稳压芯片所需的测试系统，其特征在于，包括电流传输模块、电路测试模块和控制模块，所述传输模块包括电流输入端和电流输出端，所述电路测试模块包括继电器、测试电阻和稳压芯片，所述控制模块包括控制器和微处理器；所述电路测试模块的输入端和输出端均与电流传输模块的输出端连接，所述控制模块的输出端与电路测试模块的输入端连接。4.根据权利要求3所述的一种测试电路的稳压芯片的测试系统，其特征在于，所述传输模块包括电流输入端和电流输出端，所述电流输入端是指所需测试电路与测试仪的传入端口，所述电流输出端是指测试后电流与测试电路连接的传出端口。5.根据权利要求3所述的一种测试电路的稳压芯片的测试系统，其特征在于，所述电路测试模块包括继电器、测试电阻和稳压芯片，所述继电器是指受到所需测试电路电流的输入刺激，使得测试电路变化的电控制元件，所述测试电阻...

【专利技术属性】
技术研发人员：段恋，
申请(专利权)人：广州宝创集成电路设计有限公司，
类型：发明
国别省市：