半导体放大电路以及半导体电路制造技术

实施方式涉及半导体放大电路以及半导体电路。实施方式的半导体放大电路具备：驱动器，输出与输入信号相应的驱动信号，并且根据指示信号的逻辑而切换上述驱动信号的驱动能力；指示信号设定部，根据上述输入信号是否满足规定的条件，设定上述指示信号的逻辑；以及输出电路，具有被输入上述驱动信号的控制端子和输出将上述输入信号放大后的信号的输出端子。将上述输入信号放大后的信号的输出端子。将上述输入信号放大后的信号的输出端子。

【技术实现步骤摘要】
半导体放大电路以及半导体电路
[0001]关联申请
[0002]本申请享受以日本专利申请2019－146554号(申请日：2019年8月8日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部的内容。


[0003]本专利技术的实施方式涉及半导体放大电路以及半导体电路。

技术介绍

[0004]在用电池进行驱动的传感器中，将传感器的微弱的输出信号放大的放大电路不可缺少。用电池进行驱动以上，需要尽可能抑制放大电路的消耗电流。即使在传感器的输出信号高速变化的情况下，也要求相应于该信号变化而无畸变地进行放大的低畸变性能。
[0005]但是，一般而言，为了使放大电路的低畸变性能提高，需要增大在放大电路中流动的电流，消耗电力增大。这样，在放大电路中，低消耗电力性能和低畸变性能存在折衷选择的关系。

技术实现思路

[0006]本专利技术的实施方式，提供不增大消耗电力而能够降低放大信号的畸变的半导体放大电路以及半导体电路。
[0007]实施方式的半导体放大电路具备：驱动器，输出与输入信号相应的驱动信号，并且根据指示信号的逻辑而切换上述驱动信号的驱动能力；指示信号设定部，根据上述输入信号是否满足规定的条件，设定上述指示信号的逻辑；以及输出电路，具有被输入上述驱动信号的控制端子和输出将上述输入信号放大后的信号的输出端子。
附图说明
[0008]图1是第1实施方式的半导体放大电路的框图。
[0009]图2是说明图1的差动输入信号的图。
[0010]图3是表示图1的电流加法器、栅极驱动器以及输出电路的详细的内部构成的一例的电路图。
[0011]图4是表示偏置选择器的内部构成的一例的电路图。
[0012]图5是表示一个比较例的半导体放大电路的概略构成的框图。
[0013]图6是图5的半导体放大电路内的各部的电压波形图。
[0014]图7是本实施方式的半导体放大电路内的各部的电压波形图。
[0015]图8是示意地表示消耗电流与高速性的关系的图。
[0016]图9是第2实施方式的半导体放大电路的电路图。
[0017]图10是将可同相输入电压范围进行比较后的图。
[0018]图11是第3实施方式的半导体放大电路的电路图。
[0019]图12是第3实施方式的一个变形例的半导体放大电路的电路图。
[0020]图13A是表示图3的半导体放大电路的可同相输入范围的图。
[0021]图13B是表示图12的半导体放大电路的可同相输入范围的图。
具体实施方式
[0022]以下，参照附图对于实施的方式进行说明。另外，在本件说明书和附图中，考虑到理解的容易度和图示，将一部分的构成部分省略、变更或简化地进行说明以及图示，但可期待同样的功能的程度的
技术实现思路
也包含在本实施的方式中而进行解释。另外，在本件说明书所附的图中，考虑到图示和理解的容易度，适当将比例尺以及纵横的尺寸比等相对于实物进行了变更并进行了夸张。
[0023](第1实施方式)
[0024]图1是第1实施方式的半导体放大电路1以及半导体电路20的框图。图1的半导体放大电路1以及半导体电路20，是在半导体基板上形成的电路。在形成图1的半导体放大电路1的半导体基板上也可以混合搭载其他的电路。图1的半导体放大电路1的用途未特别当作问题，但在例如将由各种传感器检测到的微弱的输出信号放大的目的中能够使用。
[0025]图1的半导体放大电路1，作为必须的构成部件，而具备栅极驱动器(驱动器)2、增强时间设定部(指示信号设定部)3及输出电路4。从半导体放大电路1中将输出电路4去除后的构成是半导体电路20。半导体放大电路1和半导体电路20，既可以形成于同一半导体基板上，也可以形成于不同的半导体基板。
[0026]栅极驱动器2输出与输入信号相应的栅极驱动信号(驱动信号)，并且根据驱动增强信号(指示信号)的逻辑，切换栅极驱动信号的驱动能力。更详细而言，栅极驱动器2输出与输入信号相应的栅极驱动信号，并且在后述的驱动增强信号为第1逻辑的期间，使栅极驱动信号的驱动能力增强。所谓的第1逻辑，例如是高电平。输入信号既可以是单一的电压信号，也可以是包含第1输入信号Vip和第2输入信号Vin的差动输入信号。如后述那样，使用差动输入信号作为输入信号的情况下，栅极驱动器2输出与构成差动输入信号的第1输入信号Vip与第2输入信号Vin之间的电压差相应的栅极驱动信号。驱动增强信号是对是否使栅极驱动信号的驱动能力增强进行指定的指示信号。所谓的使栅极驱动信号的驱动能力增强，例如是指使栅极驱动信号的电压电平提高或降低。由此，栅极被输入栅极驱动信号的晶体管的动作高速化，能够使输出电路4的动作加快。
[0027]增强时间设定部3，根据输入信号是否满足规定的条件，设定驱动增强信号的逻辑。更详细而言，增强时间设定部3，在输入信号满足规定的条件之后规定时间期间，将驱动增强信号设为第1逻辑，在经过规定时间后，将驱动增强信号设为第2逻辑。所谓的满足规定的条件，在例如输入信号为差动输入信号的情况下，是构成差动输入信号的第1输入信号Vip与第2输入信号Vin之间的电压差的绝对值比偏移电压Vofst大的情况。在第1输入信号Vip与第2输入信号Vin之间的电压差的绝对值为偏移电压Vofst以下的情况下，不会满足规定的条件。栅极驱动器2，在驱动增强信号为第1逻辑时使栅极驱动信号的驱动能力增强，在驱动增强信号为第2逻辑时使栅极驱动信号为通常的驱动能力。
[0028]输出电路4具有被输入栅极驱动信号的控制端子、及输出将输入信号放大后的信号的输出端子。更详细而言，输出电路4包括具有被输入栅极驱动信号的栅极的晶体管，从
晶体管输出将输入信号放大后的放大信号。更具体而言，输出电路4具有在电源电压节点与接地节点之间级联连接的PMOS晶体管Q1以及NMOS晶体管Q2。PMOS晶体管Q1的漏极和PMOS晶体管Q2的漏极连接于输出端子OUT。对PMOS晶体管Q1的栅极输入第1栅极驱动信号，对NMOS晶体管Q2的栅极，输入第2栅极驱动信号。上述第1栅极驱动信号和第2栅极驱动信号，通过栅极驱动器2生成。在增强时间设定部3将驱动增强信号设定为第1逻辑的情况下，第1栅极驱动信号的电压电平进一步变低而PMOS晶体管Q1迅速地导通，或者第2栅极驱动信号的电压电平进一步变高而NMOS晶体管Q2迅速地导通。
[0029]此外，图1的半导体放大电路1也可以具备差动输入电路5和电流加法器6。
[0030]差动输入电路5具有恒流源5a及第1导电型的一对PMOS晶体管Q3、Q4。对这些PMOS晶体管Q3、Q4的栅极，分别输入由第1输入信号Vip和第2输入信号Vin构成的差动输入信号。差动输入电路5输出与第1输入信号Vip和第2输入信号Vin之间的电压差相应的电流。构成差动输入信号的第1输入信号Vip和第2输入信号Vin，在稳定状态下是同一电压电平，在信号逻辑转移的过渡状态下第1输入信号Vip与第2输入信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体放大电路，具备：驱动器，输出与输入信号相应的驱动信号，并且根据指示信号的逻辑而切换上述驱动信号的驱动能力；指示信号设定部，根据上述输入信号是否满足规定的条件，设定上述指示信号的逻辑；以及输出电路，具有被输入上述驱动信号的控制端子和输出将上述输入信号放大后的信号的输出端子。2.如权利要求1所述的半导体放大电路，其中，上述驱动器，在上述指示信号为第1逻辑的期间(不加“的”的话，信号可能被理解成期间，使上述驱动信号的驱动能力增强，上述指示信号设定部，在上述输入信号满足规定的条件之后规定时间期间，将上述指示信号设为上述第1逻辑，经过上述规定时间后，使上述指示信号转移为第2逻辑，上述输出电路，包括具有被输入上述驱动信号的上述控制端子的晶体管，从上述晶体管的上述输出端子输出将上述输入信号放大后的放大信号。3.如权利要求1所述的半导体放大电路，其中，上述输入信号是包含第1输入信号以及第2输入信号的差动输入信号，该第1输入信号以及第2输入信号在稳定时为同一电压电平，且在信号逻辑转移时暂时地电压电平不同。4.如权利要求3所述的半导体放大电路，其中，具备：第1比较器，检测从上述第1输入信号的电压电平减去上述第2输入信号的电压电平而得到的第1电压差是否大于规定的基准电压；以及第2比较器，检测从上述第2输入信号的电压电平减去上述第1输入信号的电压电平而得到的第2电压差是否大于上述基准电压，上述指示信号设定部，在由上述第1比较器检测到上述第1电压差大于上述基准电压的情况下、或者在由上述第2比较器检测到上述第2电压差大于上述基准电压的情况下，遍及上述规定时间地将上述指示信号设定为上述第1逻辑。5.如权利要求4所述的半导体放大电路，其中，具备逻辑运算电路，该逻辑运算电路在由上述第1比较器检测到上述第1电压差为上述基准电压以下的情况下、或者在由上述第2比较器检测到上述第2电压差为上述基准电压以下的情况下，输出规定逻辑的信号，上述指示信号设定部，在上述逻辑运算电路输出了上述规定逻辑的信号时，遍及上述规定时间地将上述指示信号设为上述第1逻辑。6.如权利要求5所述的半导体放大电路，其中，上述指示信号设定部具有电容器，该电容器在上述逻辑运算电路输出上述规定逻辑的信号时立即蓄积电荷，并在上述逻辑运算电路输出上述规定逻辑以外的逻辑的信号时耗费时间地将蓄积电荷放电，上述指示信号设定部，在上述电容器蓄积了规定量以上的电荷的情况下，将上述指示信号设定为上述第1逻辑。7.如权利要求3所述的半导体放大电路，其中，具备：第1导电型的第1晶体管对，输出与上述第1输入信号和上述第2输入信号之间的电压差
相应的电流；以及电流加法器，输出与如下电流相应的电压，该电流是对从上述第1晶体管对输出的电流加上来自恒流源的电流而得到的电流，上述驱动器输出与从上述电流加法器输出的电压相应的上述驱动信号。8.如权利要求7所述的半导体放大电路，其中，具备第2导电型的第2晶体管对，该第2导电型的第2晶体管对输出与上述第1输入信号和上述第2输入信号之间的电压差相应的电流，上述电流加法器，输出与如下电流相应的电压，该电流是对从上述第1晶体管对以及上述第2晶体管对输出的电流加上来自上述恒流源的电流而得到的电流。9.如权利要求7所述的半导体放大电路，其中，从上述输出电路输出的上述放大信号被负反馈至上述第1晶体管对中的任一个晶体管的栅极。10.如权利要求1所述的半导体放大电路，其中，具备偏置选择器，该偏置选择器根据上述指示信号是上述第1逻辑还是上述第2逻辑，而输出电压电平不同的偏置电压，上述驱动器，根据从上述偏置选择器输出的上述偏...

【专利技术属性】
技术研发人员：小仓晓生，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：