基于多级CL电路的3D集成式EMI滤波器制造技术

技术编号:27280173 阅读:12 留言:0更新日期:2021-02-06 11:47
本发明专利技术提出了一种多级CL电路的3D集成式EMI滤波器,包括外壳(1),以及位于外壳(1)内的多级3D集成式共模电感(2)和多级平板型共模电容器(3);多级3D集成式共模电感(2)通过绝缘底座(4)固定在外壳(1)的壳体底部,多级平板型共模电容器(3)通过接线柱固定在多级3D集成式共模电感(2)的顶部,每级共模电感(21)的一个输入端与对应位置的共模电容器(33)中一组共模电容器(33)相连,形成多级CL电路。与现有技术相比,本发明专利技术通过将多个单级CL滤波电路的输出端和输入端相串联,实现了多级CL滤波电路的串联耦合,从而在不改变滤波器体积的前提下极大提高了其插入损耗性能。提高了其插入损耗性能。提高了其插入损耗性能。

【技术实现步骤摘要】
基于多级CL电路的3D集成式EMI滤波器


[0001]本专利技术属于电力电子
,具体涉及一种多级CL电路的3D集成式EMI滤波器,适用于电动车辆的电机驱动系统和光伏电站的逆变器系统。

技术介绍

[0002]电动汽车的电机驱动系统与光伏电站的逆变系统中都含有逆变器。逆变器在正常工作时,其中的开关器件在快速开通和关断时会形成幅值较大的陡脉冲,由此而产生的电磁干扰频带宽、能量大,是电驱系统和光伏逆变系统的主要干扰来源。如果对于逆变器产生的噪声不进行抑制,其共模噪声就会沿着逆变器的直流母线传导到敏感设备上,对电动汽车的电源和光伏电站的光伏板造成损害,并影响其使用寿命。
[0003]在电驱系统和光伏逆变系统中加装电磁兼容EMI滤波器可以减小共模电流,并且对高次谐波形成低阻抗通路,从而减小系统中的电磁干扰。所以为了使电驱系统和光伏逆变系统稳定可靠地工作,加装性能优异的EMI滤波器是必不可少的。然而在传统的大功率系统中滤波器多采用分离式的单级结构,其存在几何尺寸大、空间利用率低、功率密度低等缺点。或者当为了得到更好的性能将多个滤波器串联时,由于各个滤波器之间的寄生效应以及耦合关系,其插入损耗不仅达不到理想的效果,甚至反而会使滤波器体积大于电驱系统或者光伏逆变系统的体积,这在当前大功率系统高频化、紧凑化的时代背景下显得格格不入。
[0004]面对大功率电驱系统以及光伏逆变系统中电力电子装置的电磁兼容问题,常规单级分离式元件的EMI滤波器已经难以满足现在系统中对于滤波器的性能要求,因此设计一种在大功率条件下使用的小体积高插入损耗的滤波器成为实际应用中急需达到的目标。申请公布号为CN 108880207 A,名称为“大功率3D集成式三相EMI滤波器”的专利申请,公开了一种3D集成式EMI滤波器,该专利技术将三相水平绕组和三相竖直绕组贯穿四层平面磁芯,从而构成三相共模电感;而后三个电容叠层贴在共模电感的侧面形成一种3D互联架构;该3D集成型EMI滤波器在保证插入损耗不变的情况下,减小了滤波器的体积;但是由于采用的是单级CL滤波器架构,所以在保证体积变化不大的前提下,其插入损耗难以提升,同时功率密度也比较低。

技术实现思路

[0005]本专利技术的目的在于针对上述现有技术的不足,提供一种基于多级CL电路的3D集成式EMI滤波器,旨在保证滤波器体积不变的前提下,通过增加CL电路级数的方法,提高电磁兼容EMI滤波器的插入损耗。
[0006]为实现上述目的,本专利技术采取的技术方案为:
[0007]一种基于多级CL电路的3D集成式EMI滤波器,其特征在于,包括外壳1,以及位于外壳1内的多级3D集成式共模电感2和多级平板型共模电容器3,其中:
[0008]所述多级3D集成式共模电感2包括级共模电感21,N≥3;所述共模电感21包括磁芯
组211、U型绕组212和Z型绕组213;所述磁芯组211包括两列沿X轴方向排布的磁环,每列磁环数量为一个或沿Z轴方向重叠的多个;所述U型绕组212包括M个U型铜排,M≥2;所述Z型绕组213包括H个Z型排铜,M-H≥2;所述M个U型铜排沿Y轴方向排布,且U型铜排的两个臂从底端到顶端分别贯穿磁芯组211两列磁环窗口,所述H个Z型排铜沿Y轴方向排列,并与M个U型铜排错开相连,形成包括M-H个输入端和M-H个输出端的共模电感绕组,每个输入端和每个输出端上各连接与外接设备连接的出线端子;所述N级共模电感21沿X轴方向周期性排布,相邻共模电感21中的共模电感绕组首尾相连;
[0009]所述多级平板型共模电容器3包括与XOY平面平行且上下排布的第一PCB板31和第二PCB板32,所述第二PCB板32的上表面固定有沿X轴方向周期性排布的N级共模电容器33,每级共模电容器33被分为沿Y轴方向排列的M-H组;
[0010]所述多级3D集成式共模电感2通过绝缘底座4固定在外壳1的壳体底部;所述多级平板型共模电容器3通过接线柱固定在多级3D集成式共模电感2的顶部;每级共模电感21的一个输入端与对应位置的共模电容器33中一组共模电容器33相连,形成多级CL电路。
[0011]上述一种基于多级CL电路的3D集成式EMI滤波器,所述磁环,采用跑道形结构。
[0012]上述一种基于多级CL电路的3D集成式EMI滤波器,所述共模电容器,采用平板型结构。
[0013]上述一种基于多级CL电路的3D集成式EMI滤波器,所述第二PCB板32,其上表面固定的沿X轴方向周期性排布的N级共模电容器33,与沿X轴方向周期性排布的N级共模电感21的周期相同。
[0014]本专利技术与现有技术相比,具有如下优点:
[0015]1.本专利技术将多个共模电感沿着X轴紧密排列,同时将相邻共模电感对应绕组的输入端和输出端相连接,再将每级共模电容连接到每级共模电感的输入端,从而实现了具有多级CL电路的滤波器结构,解决了现有技术单级LC滤波电路插入损耗难以提升的问题,使得在不改变滤波器体积的前提下,可以极大提高其插入损耗性能。
[0016]2.本专利技术将多级平板型共模电容器水平布置于多级共模电感的正上方,再巧妙得通过固定电容器的接线柱与多级共模电感进行电气连接,从而进一步提高了滤波器壳体内部的空间利用率。
附图说明
[0017]图1是本专利技术具体实施例的整体结构示意图;
[0018]图2是本专利技术具体实施例的单级共模电感的结构示意图;
[0019]图3是本专利技术具体实施例的多级共模电感结构示意图;
[0020]图4是本专利技术单级共模电容的结构示意图;
[0021]图5是本专利技术多级共模电容的结构示意图;
[0022]图6是本专利技术的多级CL电路结构示意图。
具体实施方式
[0023]以下结合附图和具体实施例,对本专利技术作进一步详细描述。
[0024]参照图1,本专利技术包括外壳1,以及位于外壳1内的多级3D集成式共模电感2和多级
平板型共模电容器3。
[0025]金属外壳1由四侧的侧板和底座所构成,其组装方式采用多个螺栓连接,在综合考虑造价、机械强度以及屏蔽效能后,选用不锈钢作为制作金属外壳的材料。
[0026]所述多级3D集成式共模电感2包括N级共模电感21;为了能清楚描述本专利技术,并尽量精简结构图,本实施例中N=3。
[0027]参照图2,本实施例共模电感21包括磁芯组211、U型绕组212和Z型绕组213;为了防止磁环里的纳米晶带材由于宽度过宽而性能降低,同时又要保证磁芯组足够的磁路截面积,所以在本实施例中磁芯组211采用包括两列沿X轴方向排布的磁环,每列磁环数量为沿Z轴方向重叠的4个;同时为了使得所述多级3D集成式共模电感2拥有足够的抗饱和能力和滤波能力,本实施例中磁芯选用初始磁导率为60000、饱和磁感应强度为1.2T的纳米晶材料;此外,本实施例中U型绕组212包括M个U型铜排,Z型绕组(213)包括H个Z型排铜,因为磁芯窗口的长度和高度会根据电感绕组的匝数变化,如果每根电感绕组的匝数过多的话,磁芯窗本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种基于多级CL电路的3D集成式EMI滤波器,其特征在于,包括外壳(1),以及位于外壳(1)内的多级3D集成式共模电感(2)和多级平板型共模电容器(3),其中:所述多级3D集成式共模电感(2)包括N级共模电感(21),N≥3,所述共模电感(21)包括磁芯组(211)、U型绕组(212)和Z型绕组(213);所述磁芯组(211)包括两列沿X轴方向排布的磁环,每列磁环数量为一个或沿Z轴方向重叠的多个;所述U型绕组(212)包括M个U型铜排,M≥2;所述Z型绕组(213)包括H个Z型排铜,M-H≥2;所述M个U型铜排沿Y轴方向排布,且U型铜排的两个臂从底端到顶端分别贯穿磁芯组(211)两列磁环窗口,所述H个Z型排铜沿Y轴方向排列,并与M个U型铜排错开相连,形成包括M-H个输入端和M-H个输出端的共模电感绕组,每个输入端和每个输出端上各连接与外接设备连接的出线端子;所述N级共模电感(21)沿X轴方向周期性排布,相邻共模电感(21)中的共模电感绕组首尾相连;所述多级平板型共模电容器(3)包括与XOY平面平...

【专利技术属性】
技术研发人员:郑峰王安宇武志强何谷青
申请(专利权)人:西安电子科技大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1