本申请实施例提供一种扫描驱动电路、显示面板和显示装置，涉及显示领域，能够改善由于扫描驱动电路中由于晶体管特性漂移而导致的显示异常。扫描驱动电路，包括级联的多个移位寄存器单元，每个移位寄存器单元包括：第一晶体管，第一晶体管的第一端电连接于第一时钟信号端，第一晶体管的第二端电连接于本级移位寄存器单元的输出端，第一晶体管的控制端电连接于第一节点，第一时钟信号端用于提供由高电平VGH和低电平VGL组成的第一时钟信号；第二晶体管，第二晶体管的第一端电连接于第一节点，第二晶体管的第二端电连接于第一电压端，第二晶体管的控制端电连接于本级移位寄存器单元的第一输入端，第一电压端用于提供第一电压VA，VA＜VGH。VA＜VGH。VA＜VGH。
【技术实现步骤摘要】
扫描驱动电路、显示面板和显示装置
[0001]本申请涉及显示
，尤其涉及一种扫描驱动电路、显示面板和显示装置。
技术介绍
[0002]显示面板中具有扫描驱动电路，用于提高周期性的扫描信号，显示面板在扫描信号的作用下进行逐行扫描，并在扫描的过程中将数据写上的数据电压写入对应的子像素，以实现画面显示功能。然而，目前的显示面板在使用时可能会出现画面显示异常。
技术实现思路
[0003]本申请实施例提供一种扫描驱动电路、显示面板和显示装置，能够改善由于扫描驱动电路中由于晶体管特性漂移而导致的显示异常。
[0004]第一方面，提供一种扫描驱动电路，包括级联的多个移位寄存器单元，每个所述移位寄存器单元包括：
[0005]第一晶体管，所述第一晶体管的第一端电连接于第一时钟信号端，所述第一晶体管的第二端电连接于本级移位寄存器单元的输出端，所述第一晶体管的控制端电连接于第一节点，所述第一时钟信号端用于提供由高电平VGH和低电平VGL组成的第一时钟信号；
[0006]第二晶体管，所述第二晶体管的第一端电连接于所述第一节点，所述第二晶体管的第二端电连接于第一电压端，所述第二晶体管的控制端电连接于本级移位寄存器单元的第一输入端，所述第一电压端用于提供第一电压VA，VA＜VGH。
[0007]在一种可能的实施方式中，VA＝VGH-Vth，Vth为所述第二晶体管的阈值电压。
[0008]在一种可能的实施方式中，扫描驱动电路还包括：串联于第一原始电压端和第二原始电压端之间的两个分压单元，所述两个分压单元之间的连接节点电连接于所述第一电压端。
[0009]在一种可能的实施方式中，所述分压单元为电阻。
[0010]在一种可能的实施方式中，每个所述分压单元包括至少一个二极管。
[0011]在一种可能的实施方式中，所述第一原始电压端用于提供所述高电平VGH，所述第二原始电压端用于提供所述低电平VGL。
[0012]在一种可能的实施方式中，扫描驱动电路还包括：
[0013]串联于本级移位寄存器单元的输出端和所述第一晶体管的控制端之间的第一电容；
[0014]第三晶体管，所述第三晶体管的第一端电连接于低电平电压端，所述低电平电压端用于提供所述低电平VGL，所述第三晶体管的第二端电连接于本级移位寄存器单元的输出端，所述第三晶体管的控制端电连接于第二节点；
[0015]第四晶体管，所述第四晶体管的第一端电连接于所述低电平电压端，所述第四晶体管的第二端电连接于所述第一节点，所述第四晶体管的控制端电连接于所述第二节点；
[0016]第五晶体管，所述第五晶体管的第一端电连接于所述低电平电压端，所述第五晶
体管的第二端电连接于所述第二节点，所述第五晶体管的控制端电连接于所述第一节点；
[0017]第二电容，串联于所述低电平电压端和所述第二节点之间。
[0018]在一种可能的实施方式中，扫描驱动电路还包括：
[0019]第六晶体管，所述第六晶体管的第一端电连接于所述第二节点，所述第六晶体管的第二端电连接于高电平电压端，所述高电平电压端提供所述高电平VGH，所述第六晶体管的控制端电连接于第三节点；
[0020]第七晶体管，所述第七晶体管的第一端电连接于所述第三节点，所述第七晶体管的第二端电连接于第二时钟信号端，所述第七晶体管的控制端电连接于所述第一电压端；
[0021]第八晶体管，所述第八晶体管的第一端电连接于所述第三节点，所述第八晶体管的第二端电连接于第三时钟信号端，所述第八晶体管的控制端电连接于第二电压端；
[0022]第九晶体管，所述第九晶体管的第一端电连接于所述第一节点，所述第九晶体管的第二端电连接于所述第二电压端，所述第九晶体管的控制端电连接于本级移位寄存器单元的第二输入端。
[0023]在一种可能的实施方式中，扫描驱动电路还包括：
[0024]串联于所述第一节点和所述第一晶体管的控制端之间的第十晶体管，所述第十晶体管的控制端电连接于所述高电平电压端。
[0025]第二方面，提供一种显示面板，包括上述的扫描驱动电路。
[0026]第三方面，提供一种显示装置，包括上述的显示面板。
[0027]本申请实施例中的扫描驱动电路、显示面板和显示装置，设置其中第一电压端用于提供第一电压VA，VA＜VGH，这样，当第二晶体管截止时，其控制端和第二端之间的压差为VGH-VA＞0，当第二晶体管导通时，其控制端和第二端之间的压差为VGL-VA＜0，一方面，由于第二晶体管的控制端和第二端之间的压差在两个时段分别具有不同的极性反向，即实现了动态夹压，更有利于维持器件的稳定性，降低第二晶体管由于长时间在同一极性方向的电压夹持下发生特性漂移的概率；另一方面，与现有技术相比，第二晶体管导通时，其控制端和第二端之间的压差绝对值较低，即降低了第二晶体管导通时所承受的压差，可以减缓器件地衰老，即降低了第二晶体管发生特性漂移的概率。因此本申请实施例中的扫描驱动电路能够改善由于扫描驱动电路中由于晶体管特性漂移而导致的显示异常。
附图说明
[0028]为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0029]图1为现有技术中一种移位寄存器单元中部分结构的等效电路示意图；
[0030]图2为图1对应的一种信号时序图；
[0031]图3为本申请实施例中一种扫描驱动电路的结构示意图；
[0032]图4为图3对应的一种信号时序图；
[0033]图5为图3中一种移位寄存器单元的结构示意图；
[0034]图6为图5对应的一种信号时序图；
[0035]图7为本申请实施例中一种包括两个分压单元的部分结构示意图；
[0036]图8为本申请实施例中另一种包括两个分压单元的部分结构示意图；
[0037]图9为图3中另一种移位寄存器单元的结构示意图；
[0038]图10为图9对应的一种信号时序图；
[0039]图11为本申请实施例中一种显示装置的结构示意图。
具体实施方式
[0040]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，
[0041]在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
[0042]为了更好地体现本申请实施例的技术效果，在说明本申请实施例的技术方案之前，首先对现有技术的问题发现过程进行说明。
[0043]例如，现有技术中显示面板包括扫描驱本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种扫描驱动电路，其特征在于，包括：级联的多个移位寄存器单元，每个所述移位寄存器单元包括：第一晶体管，所述第一晶体管的第一端电连接于第一时钟信号端，所述第一晶体管的第二端电连接于本级移位寄存器单元的输出端，所述第一晶体管的控制端电连接于第一节点，所述第一时钟信号端用于提供由高电平VGH和低电平VGL组成的第一时钟信号；第二晶体管，所述第二晶体管的第一端电连接于所述第一节点，所述第二晶体管的第二端电连接于第一电压端，所述第二晶体管的控制端电连接于本级移位寄存器单元的第一输入端，所述第一电压端用于提供第一电压VA，VA＜VGH。2.根据权利要求1所述的扫描驱动电路，其特征在于，VA＝VGH-Vth，Vth为所述第二晶体管的阈值电压。3.根据权利要求1所述的扫描驱动电路，其特征在于，还包括：串联于第一原始电压端和第二原始电压端之间的两个分压单元，所述两个分压单元之间的连接节点电连接于所述第一电压端。4.根据权利要求3所述的扫描驱动电路，其特征在于，所述分压单元为电阻。5.根据权利要求3所述的扫描驱动电路，其特征在于，每个所述分压单元包括至少一个二极管。6.根据权利要求3所述的扫描驱动电路，其特征在于，所述第一原始电压端用于提供所述高电平VGH，所述第二原始电压端用于提供所述低电平VGL。7.根据权利要求1所述的扫描驱动电路，其特征在于，还包括：串联于本级移位寄存器单元的输出端和所述第一晶体管的控制端之间的第一电容；第三晶体管，所述第三晶体管的第一端电连接于低电平电压端，所述低电平电压端用于提供所述低电平VGL，所述第三晶体管的第二端电连接于本级移位寄存器单元的输出端，所述第三晶体管的...
【专利技术属性】
技术研发人员：谢亚辉，刘剑，肖玲，王志杰，赖国昌，孟凡清，
申请(专利权)人：厦门天马微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。