【技术实现步骤摘要】
一种无需参考时钟的高精度振荡器
[0001]本专利技术属于集成电路设计领域，具体涉及一种无需参考时钟的高精度振荡器，可应用于各种需要高精度时钟的领域，例如FPGA、CPLD、电源管理、信号收发器等。
技术介绍
[0002]现有片内时钟产生电路有很多种，RC振荡器(也称为弛豫振荡器)、LC振荡器、环形振荡器、PLL(锁相环)等等。最常用的是PLL和弛豫振荡器。PLL精度高但是需要很长的启动时间，结构比较复杂并且需要参考时钟输入。弛豫振荡器能快速启动，但是时钟精度受很多非理想因素控制，精度较差，特别是产生高速时钟的领域，精度非常低。
[0003]现有弛豫振荡器结构如图1所示。现有弛豫振荡器中的电流源包括基准电流源IREF1、充放电电路恒流源IREF2和IREF3，基准电流源IREF1输出端串联电阻R1和R2后连接在电源和地之间，提供高位参考电压VREFH和低位参考电压VREFL；充放电电路恒流源IREF2、IREF3通过对应受控的传输门1、传输门2分时向电容C1充电。传输门由一组PMOS管和NMOS管并联构成。如图所示，...
【技术保护点】
【技术特征摘要】
1.一种无需参考时钟的高精度振荡器，其特征在于包括斩波运放模块、压控振荡器模块、斜坡发生器模块、滤波器模块；其中，斩波运放模块，将反馈电压VCLK和参考电压VREF的差值放大成信号VCTRL，并消除反馈环路中运放所引入的输入失调电压；压控振荡器模块，将VCTRL电压信号转为时钟信号CLK；将弛豫振荡器充放电电路的恒流源替换为由电压VCTRL控制的电流源得到所述压控振荡器，所述由电压VCTRL控制的电流源电流值为K
×
VCTRL，K为比例因子，作为常数影响稳定后的电流源电流值；斜坡发生器模块，将CLK信号转化为斜坡信号VRAMP；滤波器模块将斜坡信号VRAMP进行低通滤波，得到一个直流电压VCLK，反馈给斩波运放模块，通过反馈可将反馈电压VCLK钳位到参考电压VREF。2.如权利要求1所述的高精度振荡器，其特征在于还包括参考电压提供电路，所述参考电压提供电路包括电流源I_top和电阻Rosc，电流源I_top正极连接电源，负极连接电阻Rosc的一端，电阻Rosc另一端接地，电阻Rosc两端电压即时参考电压VREF；或者所述参考电压提供电路包括电阻R4和电阻Rosc，电阻R4一端连接电源，另一端连接电阻Rosc，电阻Rosc另一端接地，电阻Rosc两端电压即时参考电压VREF。3.如权利要求1所述的高精度振荡器，其特征在于，所述斩波运放模块包括斩波开关1、第一级运放、斩波开关2、第二级运放；斩波开关由四个开关构成，第一开关和第三开关由CK控制，第二和第四开关由CKN控制，CK为斩波开关工作所需的时钟信号，CKN与CK相位相反，斩波开关有输入端A、输入端B、输出端C和输出端D；输入端A通过第一开关连接输出端C，通过第四开关连接输出端D，输入端B通过第二开关连接输出端C，通过第三开关连接输出端D；斩波开关1的输入端A是斩波运放模块的正向输入端VP，斩波开关1的输入端B是斩波运放模块的负向输入端VN；斩波开关1的输出端C连接第一级运放的正输入端，斩波开关1的输出端D连接第一级运放的负输入端；第一级运放的两输出端分别连接斩波开关2的输入端A和输出端B，斩波开关2的输出端C连接第二级运放的正输入端，斩波开关2的输出端D连接第二级运放的负输入端；第二级运放的输出端Vout是斩波运放模块的输出端；VP为运放的正向输入端，VN为负向输入端，VOUT为运放输出端。4.如权利要求1所述的高精度振荡器，其特征在于，所述压控振荡器包括由电压VCTRL控制的电流源IREF2和电流源IREF3、传输门1、传输门2、电容C1、比较器1、比较器2、或非门1、或非门2、非门；电流源IREF2的正极接电源，电流源IREF2负极接传输门1的输入端；电流源IREF3的正极接传输门2的输入端，电流源IREF3的负极接地；或非门1的输出端Q连接非门的输入端、或非门2的第一输入端、传输门1的控制端C、传输门2的控制端CN；或非门2的输出端QN连接或非门1的第一输入端、传输门1的控制端CN、传输门2的控制端C；传输门1的输出端连接传输门2的输出端、电容C1的一端、比较器1的正输入端、比较器2的负输入端；电容C1另一端接地；比...
【专利技术属性】
技术研发人员：马淑彬，湛伟，丛伟林，
申请(专利权)人：成都华微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。