VCSEL芯片及其制造方法技术

本发明专利技术提供一种VCSEL芯片及其制造方法，该VCSEL芯片包括芯片主体，芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层，p型DBR层和有源区之间设有氧化圈，p型DBR层的顶部设有上电极，上电极的顶部设有半导体材料层，半导体材料层采用In(x)GaAl(y)As材料，x表示In的摩尔组份含量，y表示Al的摩尔组份含量，半导体材料层的带隙大于VCSEL芯片工作波长所对应的光子能量，半导体材料层中心预设区域内的In(x)GaAl(y)As材料被刻蚀掉，以使半导体材料层形成带有缺口的环形结构，半导体材料层的缺口处镀有金属电极，通过对金属电极施加电流以对半导体材料层加热，以平衡芯片工作时发热引起的热场分布。本发明专利技术能够解决高功率工作时光束质量变差的问题。率工作时光束质量变差的问题。率工作时光束质量变差的问题。

【技术实现步骤摘要】
VCSEL芯片及其制造方法


[0001]本专利技术涉及半导体激光
，特别是涉及一种VCSEL芯片及其制造方法。

技术介绍

[0002]VCSEL全名为垂直共振腔表面放射激光(Vertical Cavity Surface Emitting Laser)，简称面射型激光，又称VCSEL芯片，与传统的边发射激光器不同，VCSEL的激光出射方向垂直于衬底表面。VCSEL芯片具有阈值电流低、面发射、发光效率高、功耗极低、光束质量好，易于光纤耦合、超窄的线宽、极高的光束质量、高偏振比和造价便宜等特点，广泛应用于激光显示、信息存储、激光通讯、光传感等领域。
[0003]其中，VCSEL芯片一般在衬底材料（如GaAs）上外延生长而成，一个典型的VCSEL芯片的外延结构包含n型DBR层、非掺杂的有源区以及p型DBR层，为了对芯片的注入电流以及芯片内部的横向光场提供限制，一般在VCSEL芯片中靠近光腔区域处，制作一个氧化圈。
[0004]VCSEL芯片一个关键技术指标就是芯片的光束质量（光束远场分布）。由于光波导中存在多个波导模式，导致光束质量从理想分布逐渐变差（如图1至图3所示），但在许多实际应用场景中，人们希望芯片产生理想的光场分布，这就要求芯片波导只支持基模。
[0005]通过减小氧化圈的孔径（通常<5μm）可以实现单模工作，但其缺点是输出功率低。为了提高芯片的输出功率，通常采用大孔径的氧化圈（例如10μm），此时，在低电流工作时，芯片基本工作在单模模式；在高电流下，由于高电流注入引起的等离子体效应以及热透镜效应以及空间烧孔效应等，芯片支持多个模式，导致光束质量变差。

技术实现思路

[0006]本专利技术的目的在于提供一种VCSEL芯片及其制造方法，以解决高功率工作时光束质量变差的问题。
[0007]本专利技术一方面提供一种VCSEL芯片，包括芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层，所述p型DBR层和所述有源区之间设有氧化圈，所述p型DBR层的顶部设有上电极，所述上电极的顶部设有半导体材料层，所述半导体材料层采用In(x)GaAl(y)As材料，x表示In的摩尔组份含量，y表示Al的摩尔组份含量，所述半导体材料层的带隙大于所述VCSEL芯片工作波长所对应的光子能量，所述半导体材料层中心预设区域内的In(x)GaAl(y)As材料被刻蚀掉，以使所述半导体材料层形成带有缺口的环形结构，所述半导体材料层的缺口处镀有金属电极，通过对所述金属电极施加电流以对所述半导体材料层加热。
[0008]进一步地，所述半导体材料层的带隙比所述VCSEL芯片工作波长所对应的光子能量大10meV。
[0009]进一步地，所述芯片主体经刻蚀形成一台面，所述台面分布在所述n型DBR层、所述有源区以及所述p型DBR层上。
[0010]进一步地，所述半导体材料层的外径与所述台面的直径相等。
[0011]进一步地，所述半导体材料层的生长厚度为光学厚度的四分之一到二分之一。
[0012]进一步地，所述VCSEL芯片发射光线的波长为900~1000nm。
[0013]进一步地，对于发射光线的波长为940nm的VCSEL芯片，所述半导体材料层采用的材料为In(0.09)GaAs。
[0014]进一步地，对于发射光线的波长为850nm的VCSEL芯片，所述半导体材料层采用的材料为Al(0.027)Ga(0.0973)As。
[0015]本专利技术另一方面提供一种VCSEL芯片制造方法，所述VCSEL芯片为上述的VCSEL芯片，所述制造方法包括：在衬底材料上外延生长形成芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层；对所述芯片主体进行刻蚀，以在所述芯片主体上形成一台面；在所述p型DBR层和所述有源区之间氧化成型至少一个氧化圈；在所述p型DBR层的顶部成型上电极，并在所述n型DBR层底部成型下电极；在所述上电极的顶部成型半导体材料层，所述半导体材料层采用In(x)GaAl(y)As材料，x表示In的摩尔组份含量，y表示Al的摩尔组份含量，所述半导体材料层的带隙大于所述VCSEL芯片工作波长所对应的光子能量；将所述半导体材料层中心预设区域内的In(x)GaAl(y)As材料刻蚀掉，以使所述半导体材料层形成带有缺口的环形结构，所述半导体材料层的缺口处镀有金属电极，通过对所述金属电极施加电流以对所述半导体材料层加热。
[0016]本专利技术的有益效果：由于半导体材料层为带有缺口的环形结构，缺口处镀有金属电极，通过对金属电极施加电流以对的半导体材料层加热，能够补偿VCSEL芯片在工作时的温度沿径向逐渐减小这一分布，从而降低了由于温度分布带来的波导效应，减小了高阶模的激射的可能性；通过对半导体材料层加热，增加半导体材料层对高阶模的吸收，提高了高阶模激射阈值；此外，通过半导体材料层采用In(x)GaAl(y)As材料，半导体材料层的带隙大于所述VCSEL芯片工作波长所对应的光子能量，能够在不影响基模的情形下，降低DBR（分布式布拉格反射器）结构对高阶模光场的反射率，进一步增加了高阶模的激射阈值，最终能够有效解决高功率工作时光束质量变差的问题。
附图说明
[0017]本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1是芯片的远场分布图（理想状态下）；图2是芯片的远场分布图（光速质量初步变差）；图3是芯片的远场分布图（光速质量进一步变差）；图4是本专利技术第一实施例的VCSEL芯片的结构示意图；图5是图4中半导体材料层的俯视结构示意图；图6是四分之一光学厚度的半导体材料层对DBR反射率的影响；图7是VCSEL芯片中无加热与有加热时的温度分布图；图8是VCSEL芯片（氧化圈的孔径为10μm，注入的用于发射激光的电流为8mA）在无加热
时的近场分布图；图9是VCSEL芯片（氧化圈的孔径为10μm，注入的用于发射激光的电流为8mA）在有加热时的近场分布图；图10是VCSEL芯片（氧化圈的孔径为10μm）无加热与有加热时一阶模的功率与电流的关系示意图；图11是半导体材料层的内径选取示意图；图12是无半导体材料层时的远场分布图；图13是有半导体材料层时的远场分布图；图14是本专利技术第二实施例的VCSEL芯片的制造方法的流程图。
具体实施方式
[0018]为使本专利技术的目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。附图中给出了本专利技术的若干实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0019]需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种VCSEL芯片，包括芯片主体，所述芯片主体包括从下到上依次层叠的n型DBR层、有源区以及p型DBR层，所述p型DBR层和所述有源区之间设有氧化圈，所述p型DBR层的顶部设有上电极，其特征在于，所述上电极的顶部设有半导体材料层，所述半导体材料层采用In(x)GaAl(y)As材料，x表示In的摩尔组份含量，y表示Al的摩尔组份含量，所述半导体材料层的带隙大于所述VCSEL芯片工作波长所对应的光子能量，所述半导体材料层中心预设区域内的In(x)GaAl(y)As材料被刻蚀掉，以使所述半导体材料层形成带有缺口的环形结构，所述半导体材料层的缺口处镀有金属电极，通过对所述金属电极施加电流以对所述半导体材料层加热。2.根据权利要求1所述的VCSEL芯片，其特征在于，所述半导体材料层的带隙比所述VCSEL芯片工作波长所对应的光子能量大10meV。3.根据权利要求1所述的VCSEL芯片，其特征在于，所述芯片主体经刻蚀形成一台面，所述台面分布在所述n型DBR层、所述有源区以及所述p型DBR层上。4.根据权利要求3所述的VCSEL芯片，其特征在于，所述半导体材料层的外径与所述台面的直径相等。5.根据权利要求1所述的VCSEL芯片，其特征在于，所述半导体材料层的生长厚度为光学厚度的四分之一到二分之一。6...

【专利技术属性】
技术研发人员：仇伯仓，李春勇，舒凯，柯毛龙，徐化勇，冯欧，
申请(专利权)人：江西铭德半导体科技有限公司，
类型：发明
国别省市：