一种基于FPGA提升航电脉冲信号采集压缩比的系统技术方案

本发明专利技术涉及一种基于FPGA提升航电脉冲信号采集压缩比的系统，其中，包括：ADC并行采集模块、基于FPGA的数字滤波模块、基于FPGA的数字比较器模块、RLE预处理模块以及数据压缩组帧模块；基于FPGA的数字滤波模块，采用多个15阶数FIR滤波器构成，对航电脉冲频谱特性和现场干扰情况，选择是一级滤波还是多级滤波；基于FPGA的数字比较器模块，采用带带迟滞功能的数字比较器，根据脉冲和噪声的幅度，选择不同的阈值；所述RLE预处理模块，通过滑动窗口积分器对信号进行处理，然后计算脉冲波形的算数平均值，插入生成新的脉冲序列，用平稳的数据替代波动的数据；数据压缩组帧模块，采用RLE压缩算法对数据进行压缩。算法对数据进行压缩。算法对数据进行压缩。

【技术实现步骤摘要】
一种基于FPGA提升航电脉冲信号采集压缩比的系统


[0001]本专利技术涉及飞行参数采集记录系统，特别涉及一种基于FPGA提升航电脉冲信号采集压缩比的系统。

技术介绍

[0002]参数采集记录系统由装机设备及地面保障设备组成，装机设备完成对机载武器、航电系统脉冲信号的高速实时采集，并对采集的数据进行实时压缩与存储，地面保障设备主要完成对采集数据的地面信息重现，为科研调整、鉴定试飞提供可靠依据。
[0003]中国专利技术专利ZL 201210566067.2(申请日：2012年10月05日)本专利技术提供了一种基于RLE的图像压缩方法和装置，其中的方法包括：依次比较判断待压缩图像中相邻像素的像素值是否相同，相同时设置像素格式中的标志位为表示采用RLE编码的值并进行RLE编码，否则设置标志位为表示未采用RLE编码的值且不进行RLE编码；解码时，根据待解码像素的像素格式中的标志位来判断是否采用了RLE编码，如果根据标志位判断待解码像素采用了RLE编码，则采用RLE解码；其中，标志位为RGB像素格式中G对颜色显示影响最小的一位。本专利技术能够解决传统RLE算法在某些情况下编码后数据量反而增大的问题，仅会损失很少的像素精度，达到的压缩比也大于RLE算法；并且整个编码及解码过程仅用到移位和位操作，简单方便。该专利主要针对图像数据的特点，增加特征位选择是否采用RLE压缩，无法根据航电脉冲的特点进行数据压缩。
[0004]中国专利技术专利201010039585.X(申请日：2010年01月07日)本专利技术公开了一种应用于高速印花系统上基于RLE原理的行程压缩方法,该压缩方法以RLE算法为基础,增加了宏块分割策略和压缩阀值系数,达到了运行稳定、实时传输、压缩可控的目的。采用宏块分割压缩策略,去除了数据间的耦合性,即使在传输过程中发生错误,也只影响当前宏块,容错性能好,运行更稳定；宏块大小值可以使用宏块控制器进行设定,用以适应不同的传输环境,便于实时传输处理；对于宏块内编码,本专利技术采用压缩阀值系数确保算法压缩比,实现可控的压缩率；本专利技术还公开了一种基于RLE原理的行程压缩算法运行装置,该装置作为本专利技术压缩方法运行环境,很好的运用了宏块分割策略和压缩阀值系数。该方法是针对高速印花系统上，数据相互耦合关系弱的情况下，对RLE算法进行了优化，无法满足航电脉冲信号特征进行高效压缩。

技术实现思路

[0005]本专利技术的目的在于提供一种基于FPGA提升航电脉冲信号采集压缩比的系统，用于解决上述现有技术的问题。
[0006]本专利技术一种基于FPGA提升航电脉冲信号采集压缩比的系统，其中，包括：ADC并行采集模块、基于FPGA的数字滤波模块、基于FPGA的数字比较器模块、RLE预处理模块以及数据压缩组帧模块；基于FPGA的数字滤波模块，采用多个15阶数FIR滤波器构成，对航电脉冲频谱特性和现场干扰情况，选择是一级滤波还是多级滤波；基于FPGA的数字比较器模块，采
用带带迟滞功能的数字比较器，根据脉冲和噪声的幅度，选择不同的阈值；所述RLE预处理模块，通过滑动窗口积分器对信号进行处理，然后计算脉冲波形的算数平均值，插入生成新的脉冲序列，用平稳的数据替代波动的数据；数据压缩组帧模块，采用RLE压缩算法对数据进行压缩。
[0007]根据本专利技术的基于FPGA提升航电脉冲信号采集压缩比的系统的一实施例，其中，ADC并行采集模块,由8通道ADC与FPGA接口组成。
[0008]根据本专利技术的基于FPGA提升航电脉冲信号采集压缩比的系统的一实施例，其中，基于FPGA的数字比较器模块的阈值在1-9V软件可配置。
[0009]根据本专利技术的基于FPGA提升航电脉冲信号采集压缩比的系统的一实施例，其中，RLE压缩算法的采样数据是ADC芯片获取的数据，用补码表示，单个字段重复次数的范围是0x1～0x7fff，ADC芯片精度是12Bit，用2字节存储，通过最高位区分采样数据和重复次数。
[0010]与现有技术相比，采用硬件门阵方式，实现真正意义上并行采集压缩；所述方法采用多种数字信号处理技术，对脉冲进行整形处理，有效降低了噪声和信号波动造成的压缩比降低完问题，大大提高了航电脉冲的压缩比，减轻了后续数据传输环节的压力。
附图说明
[0011]图1为本专利技术所述的压缩算法组成框图；
[0012]图2为本专利技术所述的压缩算法流程图；
[0013]图3为经过滤波器后信号对比；
[0014]图4为数字比较器前后信后对比；
[0015]图5经过滑动滤波后的波形；
[0016]图6为RLE压缩数据格式。
具体实施方式
[0017]为使本专利技术的目的、内容、和优点更加清楚，下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。
[0018]图1为本专利技术所述的压缩算法组成框图，图2为本专利技术所述的压缩算法流程图，如图1以及图2所示，一种基于FPGA提升航电脉冲信号采集压缩比的装置，涉及ADC并行采集模块，基于FPGA的数字滤波模块，基于FPGA的数字比较器模块，RLE预处理模块，RLE压缩模块。
[0019]如图1以及图2所示，ADC并行采集模块,由8通道ADC与FPGA接口组成，本系统采用了高集成度ADC，一个芯片集成了8通道并行ADC。ADC与FPGA之间选择串行接口，避免高速并行总线带来的串扰问题。该方案与传统采用8路并行接口的相比，可以大大降低整机功耗，规避繁琐的PCB走线和难以解决的串扰问题。
[0020]基于FPGA的数字滤波模块，采用多个15阶数FIR滤波器构成，每级带外衰减在30dB左右。针对航电脉冲频谱特性和现场干扰情况，通过软件选择是一级滤波还是多级滤波，从而有效滤除带外干扰，减少噪声毛刺引入的压缩比下降问题。图1是用2个15阶FIR滤波器级联实现的滤波效果(纵坐标按12bit采样精度显示，横坐标是采样点数)，可见白噪声被大大削弱。
[0021]图3为经过滤波器后信号对比，所述基于FPGA的数字比较器模块，采用带带迟滞功
能的数字比较器，可以根据脉冲和噪声的幅度，选择不同的阈值，能有效滤除白噪声和干扰信号。比较器的阈值在1-9V软件可配置。该方法实现的比较器，比硬件电路搭建的比较器更灵活、高效。经过数字比较器模块，零伏电压附近的白噪声被整型为0，这样大大提升了压缩比。
[0022]图4为数字比较器前后信后对比，如图4所示，所述RLE预处理模块，是为了避免脉冲信号跳变引起的冲击响应以及噪声干扰造成的数据变化的问题，从而造成RLE压缩比下降的问题。本专利技术采用数字信号处理，首先通过滑动窗口积分器对信号进行处理，然后计算脉冲波形的算数平均值，插入生成新的脉冲序列，用平稳的数据替代波动的数据，从而有效改善压缩比。经过积分平均值滤波后，对脉冲信号进一步整形，图5经过滑动滤波后的波形，如图5所示，
[0023]所述数据压缩组帧模块采用RLE压缩算法对数据进行压缩。航电脉冲信号具备持续时间短的特征，基于此可以采用RLE压缩算法。RLE(Run本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA提升航电脉冲信号采集压缩比的系统，其特征在于，包括：ADC并行采集模块、基于FPGA的数字滤波模块、基于FPGA的数字比较器模块、RLE预处理模块以及数据压缩组帧模块；基于FPGA的数字滤波模块，采用多个15阶数FIR滤波器构成，对航电脉冲频谱特性和现场干扰情况，选择是一级滤波还是多级滤波；基于FPGA的数字比较器模块，采用带带迟滞功能的数字比较器，根据脉冲和噪声的幅度，选择不同的阈值；所述RLE预处理模块，通过滑动窗口积分器对信号进行处理，然后计算脉冲波形的算数平均值，插入生成新的脉冲序列，用平稳的数据替代波动的数据；数据压缩组帧模块，采用RL...

【专利技术属性】
技术研发人员：刘勇，崔建飞，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：