能消除振铃的高速差分驱动电路制造技术

本发明专利技术涉及一种驱动电路，尤其是一种能消除振铃的高速差分驱动电路。按照本发明专利技术提供的技术方案，所述能消除振铃的高速差分驱动电路，包括能接收驱动差分信号VREF+、驱动差分信号VREF‑的差分驱动基准电路；还包括与差分驱动基准电路适配连接的振铃消除电路，通过差分驱动基准电路与振铃消除电路配合对所连接的负载差分驱动时，能使得从驱动电源VDD流向地的电流保持稳定，以消除对负载驱动过程中的振铃现象。本发明专利技术能消除振铃现象，提高驱动电路对负载驱动的可靠性，扩大对负载驱动的适用范围。

【技术实现步骤摘要】
能消除振铃的高速差分驱动电路
本专利技术涉及一种驱动电路，尤其是一种能消除振铃的高速差分驱动电路。
技术介绍
目前，基准驱动电路能对电容等负载进行充电，但对电容等负载的充放电流基本都是不连续的；一般地，刚开始时，充电电流比较大，随着充电过程结束，电流开始变小。当这种不连续电流经过键合引线(bondingwire)时，会产生振铃，使得基准电压在建立过程中的稳定时间过长，不利于实现对负载的快速充电。此外，在高速ADC应用，振铃现象的存在有可能会成为限制速度的因素。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种能消除振铃的高速差分驱动电路，其能消除振铃现象，提高驱动电路对负载驱动的可靠性，扩大对负载驱动的适用范围。按照本专利技术提供的技术方案，所述能消除振铃的高速差分驱动电路，包括能接收驱动差分信号VREF+、驱动差分信号VREF-的差分驱动基准电路；还包括与差分驱动基准电路适配连接的振铃消除电路，通过差分驱动基准电路与振铃消除电路配合对所连接的负载差分驱动时，能使得从驱动电源VDD流向地的电流保持稳定。所述振铃消除电路包括与差分驱动基准电路适配连接的第一恒流源以及第二恒流源，差分驱动基准电路的第一端通过第一恒流源与驱动电源VDD连接，差分驱动基准电路的第二端通过第二恒流源接地，且第一恒流源与差分驱动基准电路的连接部形成驱动输出端VREFP，第二恒流源与差分驱动基准电路的连接部形成驱动输出端VREFN；通过驱动输出端VREFP、驱动输出端VREFN能对所连接的负载进行所需的差分驱动，且在对负载驱动过程中，通过第一恒流源、第二恒流源与差分驱动基准电路配合能使得从驱动电源VDD流向地的电流保持稳定。所述差分驱动基准电路包括PMOS管MP1以及与所述PMOS管MP1连接的NMOS管MN1，其中，PMOS管MP1的漏极端与NMOS管MN1的漏极端连接，PMOS管MP1的源极端与第一恒流源连接，且PMOS管MP1的源极端与第一恒流源的连接部形成驱动输出端VREFP，NMOS管MN1的源极端与第二恒流源连接，NMOS管MN1的源极端与第二恒流源的连接部形成驱动输出端VREFN；还包括箝位电路，所述箝位电路与PMOS管MP1的漏极端以及NMOS管MN1的漏极端连接，通过所述箝位电路能使得PMOS管MP1、NMOS管MN1均工作于饱和区。所述第一恒流源包括PMOS管MP2以及PMOS管MP3，其中，PMOS管MP2的栅极端与PMOS管MP2的漏极端、PMOS管MP3的栅极端连接，PMOS管MP3的漏极端与PMOS管MP1的源极端连接，PMOS管MP2的源极端、PMOS管MP3的源极端均与驱动电源VDD连接，PMOS管MP2的漏极端还与第二恒流源连接。所述第二恒流源包括NMOS管MN2以及NMOS管MN3，其中，NMOS管MN2的漏极端与PMOS管MP2的漏极端连接，NMOS管MN2的栅极端与NMOS管MN3的栅极端连接，NMOS管MN3的漏极端与NMOS管MN1的源极端连接，NMOS管MN2以及NMOS管MN3的源极端均接地。所述箝位电路包括NMOS管MN4以及NMOS管MP4，NMOS管MN4的漏极端通过电阻R1与驱动电源VDD连接，NMOS管MN4的源极端与PMOS管MP4的源极端连接，PMOS管MP4的漏极端通过电阻R4接地，NMOS管NM4的栅极端与PMOS管MP4的栅极端相互连接，且能接收信号VB2；NMOS管NM4的源极端、PMOS管MP4的源极端与NMOS管MN1的漏极端以及PMOS管MP1的漏极端连接。本专利技术的优点：通过差分驱动基准电路与振铃消除电路配合对所连接的负载差分驱动时，能使得从驱动电源VDD流向地的电流保持稳定，以消除对负载驱动过程中的振铃现象，提高驱动电路对负载驱动的可靠性，扩大对负载驱动的适用范围。附图说明图1为本专利技术与负载连接时的使用状态图。图2为本专利技术的电路原理图。图3为本专利技术箝位电路的原理图。图4为本专利技术与具体负载连接的电路原理图。附图标记说明：1-第一差分驱动端、2-箝位电路连接端、3-第二差分驱动端、4-箝位输出端。具体实施方式下面结合具体附图和实施例对本专利技术作进一步说明。为了能消除振铃现象，提高驱动电路对负载驱动的可靠性，扩大对负载驱动的适用范围，本专利技术包括能接收驱动差分信号VREF+、驱动差分信号VREF-的差分驱动基准电路；还包括与差分驱动基准电路适配连接的振铃消除电路，通过差分驱动基准电路与振铃消除电路配合对所连接的负载差分驱动时，能使得从驱动电源VDD流向地的电流保持稳定，以避免对负载驱动过程中的振铃现象。具体地，差分驱动基准电路能同时接收驱动差分信号VREF+、驱动差分信号VREF-，驱动差分信号VREF+、驱动差分信号VREF-的具体情况可以根据需要进行提供，与待驱动负载的情况相关，具体为本
人员所熟知，此处不再赘述。差分驱动基准电路具体可以选用现有常用的形式，具体可以根据需要进行选择，此处不再赘述。由上述
技术介绍
说明可知，利用差分驱动基准电路对负载进行驱动时，存在振铃的情况。本专利技术实施例中，振铃消除电路与差分驱动基准电路适配连接，在对负载进行差分驱动时，能使得在对负载驱动过程中，实现从驱动电源VDD流向地的电流保持稳定，以消除对负载驱动过程中的振铃现象。消除振铃现象后，提高驱动电路对负载驱动的可靠性，扩大对负载驱动的适用范围。如图1所示，所述振铃消除电路包括与差分驱动基准电路适配连接的第一恒流源以及第二恒流源，差分驱动基准电路的第一端通过第一恒流源与驱动电源VDD连接，差分驱动基准电路的第二端通过第二恒流源接地，且第一恒流源与差分驱动基准电路的连接部形成驱动输出端VREFP，第二恒流源与差分驱动基准电路的连接部形成驱动输出端VREFN；通过驱动输出端VREFP、驱动输出端VREFN能对所连接的负载进行所需的差分驱动，且在对负载驱动过程中，通过第一恒流源、第二恒流源与差分驱动基准电路配合能使得从驱动电源VDD流向地的电流保持稳定。本专利技术实施例中，振铃消除电路包括第一恒流源以及第二恒流源，其中，差分驱动基准电路的第一端通过第一恒流源与驱动电源VDD连接，差分驱动基准电路的第二端通过第二恒流源接地，且第一恒流源与差分驱动基准电路的连接部形成驱动输出端VREFP，第二恒流源与差分驱动基准电路的连接部形成驱动输出端VREFN。具体工作时，通过驱动输出端VREFP、驱动输出端VREFN能对所连接的负载进行所需的差分驱动，且在对负载驱动过程中，通过第一恒流源、第二恒流源与差分驱动基准电路配合能使得从驱动电源VDD流向地的电流保持稳定。其中，对负载驱动时，第一恒流源的电流IS1一部分流入负载，一部分流入差分驱动基准电路；第二恒流源的电流IS2的电流一部分来自负载，一部分来自差分驱动基准电路，在驱动完成后，第一恒流源的电流IS1会全部流入差分驱动基准电路，而第二恒流源的电流IS本文档来自技高网...

【技术保护点】
1.一种能消除振铃的高速差分驱动电路，包括能接收驱动差分信号VREF+、驱动差分信号VREF-的差分驱动基准电路；其特征是：/n还包括与差分驱动基准电路适配连接的振铃消除电路，通过差分驱动基准电路与振铃消除电路配合对所连接的负载差分驱动时，能使得从驱动电源VDD流向地的电流保持稳定。/n

【技术特征摘要】
1.一种能消除振铃的高速差分驱动电路，包括能接收驱动差分信号VREF+、驱动差分信号VREF-的差分驱动基准电路；其特征是：
还包括与差分驱动基准电路适配连接的振铃消除电路，通过差分驱动基准电路与振铃消除电路配合对所连接的负载差分驱动时，能使得从驱动电源VDD流向地的电流保持稳定。


2.根据权利要求1所述的能消除振铃的高速差分驱动电路，其特征是：所述振铃消除电路包括与差分驱动基准电路适配连接的第一恒流源以及第二恒流源，差分驱动基准电路的第一端通过第一恒流源与驱动电源VDD连接，差分驱动基准电路的第二端通过第二恒流源接地，且第一恒流源与差分驱动基准电路的连接部形成驱动输出端VREFP，第二恒流源与差分驱动基准电路的连接部形成驱动输出端VREFN；
通过驱动输出端VREFP、驱动输出端VREFN能对所连接的负载进行所需的差分驱动，且在对负载驱动过程中，通过第一恒流源、第二恒流源与差分驱动基准电路配合能使得从驱动电源VDD流向地的电流保持稳定。


3.根据权利要求2所述的能消除振铃的高速差分驱动电路，其特征是：所述差分驱动基准电路包括PMOS管MP1以及与所述PMOS管MP1连接的NMOS管MN1，其中，PMOS管MP1的漏极端与NMOS管MN1的漏极端连接，PMOS管MP1的源极端与第一恒流源连接，且PMOS管MP1的源极端与第一恒流源的连接部形成驱动输出端VREFP，NMOS管MN1的源极端与第二恒流源连接，NMOS管MN1的源极端与第二恒流源的连接部形成驱动输出端VREFN；
还包括箝位电路，所述箝位电路与PMO...

【专利技术属性】
技术研发人员：郑烷，张明，焦炜杰，
申请(专利权)人：润石芯科技深圳有限公司，
类型：发明
国别省市：广东;44