一种通过电测试进行V_CUT深度检测的多层板制造技术

本发明专利技术提供了一种通过电测试进行V_CUT深度检测的多层板，所述多层板包括测试端子、端子连接线、V_CUT深度测试线和蚀刻因子测试线，所述SET交货单元的外层线路上设有测试端子，所述测试端子之间设有端子连接线，在所述SET交货单元的内层线路，设有V_CUT深度测试线，所述V_CUT深度测试线连接在所述UNIT单元的网络连接线上。本发明专利技术对于多层板，能够实现精确的V_CUT深度控制，同时实现V_CUT测试，避免漏V_CUT而造成生产返工或者报废；减少了人工检测的麻烦，提供了生产效率；避免了V_CUT过深或者过浅，造成的断板或者无法分板；能够有效的对蚀刻线路进行有效的蚀刻参数检测，避免了单独的线宽间距检测的麻烦。

【技术实现步骤摘要】
一种通过电测试进行V_CUT深度检测的多层板
本专利技术涉及一种多层线路板的生产检测，尤其是通过电测试进行V_CUT深度检测的多层板。
技术介绍
电路板可称为印刷线路板或印刷电路板，它使电路迷你化、直观化，对于固定电路的批量生产和优化用电器布局起重要作用。随着生产的全球化和小型化，电路板也朝着多层高密度的方向发展，同时对于降低功耗也提出了很高的要求，随着要求的不断增多，对线路板的检测和质量控制也成为减少报废和提升品质的一个关键环节；线路板在成型加工后，厂商需要根据客户的图纸要求，事先在线路板的特定位置用转盘刀具切割好的一条条分割线，即V-CUT操作，其目的是为了方便后续SMT电路板组装完成后的「分板(De-panel)」之用。因此，为了提高线路板的良品率，在完成V-CUT切割后，还需要对V-CUT切割进行检验，以及时发现漏V-CUT的情况并进行返工，从而避免出现漏V-CUT的情况。然而，由于现目前，在检验V-CUT情况时，通常都采用人工目测方式进行检验。这样一来，一方面实现漏检、误检的概率高，另一方面因为漏检、误检出现的返工率也会增加，从而导致极大程度上增加了工人的工作量，降低了线路板的生产效率，也导致线路板的质量无法得到保障；还有就是无法准确的判断V_CUT的操作质量，V_CUT深造成容易断板，V_CUT浅造成无法分板，在贴装元器件后返工造成成本上升，同时报废率大幅度提升。
技术实现思路
本专利技术要解决的技术问题是提供一种多层板的电测试，在测试的同时，实现对V_CUT的深度，V_CUT残厚的检测，同时也对板内最小线宽的检测，实现板子的生产中质量的检测，提升品质，同时也降低了人工成本，实现了多工序的一次性操作。为解决上述技术问题，本专利技术采用下述技术方案：一种通过电测试进行V_CUT深度检测的多层板，所述多层板包括由至少2个UNIT单元组合在一起的SET交货单元，测试端子、端子连接线、V_CUT深度测试线和蚀刻因子测试线，所述SET交货单元的外层线路上设有测试端子，所述测试端子之间设有端子连接线，在所述SET交货单元的内层线路，设有V_CUT深度测试线，所述V_CUT深度测试线连接在所述UNIT单元的网络连接线上。根据本专利技术的设计构思，本专利技术所述多层板至少为６层板。根据本专利技术的设计构思，本专利技术所述蚀刻因子测试线分为三部分，SET交货单元之间V_CUT处线宽为多层板要求控制线宽公差的值加上相应线路层的补偿值。根据本专利技术的设计构思，本专利技术所述多层板之间的叠层结构根据完成板厚和V_CUT深度进行设计，所述V_CUT深度测试线包括上V_CUT深度测试线和下V_CUT深度测试线；分别实现对V_CUT深度的上限和下限进行检测。根据本专利技术的设计构思，本专利技术所述V_CUT深度测试线和蚀刻因子测试线对应位置还设有二次钻孔，所述二次钻孔的孔直径大于所述V_CUT深度测试线或蚀刻因子测试线的宽度。根据本专利技术的设计构思，本专利技术所述测试单子和端子连接线设置在外层线路。根据本专利技术的设计构思，本专利技术所述V_CUT深度测试线和蚀刻因子测试线连接的电性能网络中，均有金属化孔和外层线路导通，所述外层线路为金属化孔的孔环或者与金属化孔连接的焊盘。根据本专利技术的设计构思，本专利技术所述V_CUT深度测试线和蚀刻因子测试线的线宽均不大于所述多层板对应线路层的最小线宽。特别是单元尺寸小，定位困难的多层板，与现有技术相比，本专利技术具有下述有益效果：（1）对于多层板，能够实现精确的V_CUT深度控制，同时实现V_CUT测试，避免漏V_CUT而造成生产返工或者报废；2）减少了人工检测的麻烦，提供了生产效率；3）避免了V_CUT过深或者过浅，造成的断板或者无法分板；4）能够有效的对蚀刻线路进行有效的蚀刻参数检测，避免了单独的线宽间距检测的麻烦；5）提升了产品品质，有效的降低了人工成本。附图说明图1为本专利技术的电测试进行蚀刻因子检测和V-CUT深度检测外层结构示意图；图2为本专利技术的电测试进行蚀刻因子检测和V-CUT深度检测内层结构示意图；图3为本专利技术一个叠层结构示意图。具体实施方式首先，需要进行说明的是，本专利技术通过对多层板结构的设计，实现了V_CUT的深度，V_CUT残厚的检测，同时也对板内最小线宽的检测，实现板子的生产中质量的检测，切实有效的解决了现有生产中的问题。参见图1和图2，本专利技术的一种通过电测试进行蚀刻因子检测和V-CUT深度检测的多层板，特别是结构小，定位不方便的多层板，以及为了贴片生产的方便，需要大片生产的PCB板，所述多层板之间V_CUT至少包括两个UNIT单元组合，或者是单一的UNIT单元为了生产的方便增加工艺边，所述工艺边和UNIT之间通过V_CUT的方式进行连接和分板，在需要V_CUT的地方设置V_CUT线1。在所述需要V_CUT的SET交货单元中，包括了测试端子2、端子连接线3、V_CUT深度测试线6和蚀刻因子测试线4，所述SET交货单元的外层线路上设有测试端子2，所述测试端子2之间设有端子连接线3，在所述SET交货单元的内层线路，设有V_CUT深度测试线，所述V_CUT深度测试线连接在所述UNIT单元的网络连接线上。所述多层板为内层需要多张PP叠层结构的四层板或者是６层以上的多层板，为了准确的确认各叠层结构之间的厚度，优选通过芯板和PP片的厚度来调节之间的厚度。在芯板和PP片进行叠层时，在所述工艺边添加对应的铜箔条，所述铜箔条对应的位置设有金属孔和测试焊盘，在V_CUT时，V_CUT机的微电流测试实现V_CUT的深度测量控制。所述多层板之间的叠层结构根据完成板厚和V_CUT深度进行设计，所述V_CUT深度测试线包括上V_CUT深度测试线和下V_CUT深度测试线；分别实现对V_CUT深度的上限和下限进行检测。为了更好的进行质量控制，还包括设置蚀刻因子测试线4，所述蚀刻因子测试线4分为三部分，SET交货单元之间V_CUT处线宽为多层板要求控制线宽公差的值加上相应线路层的补偿值。所述V_CUT深度测试线6和蚀刻因子测试线4对应位置还设有二次钻孔，所述二次钻孔的孔直径大于所述V_CUT深度测试线6或蚀刻因子测试线4的宽度。所述内层的深度测试线和蚀刻因子测试线4设置在相应的内层线路层，在深度测试线和蚀刻因子测试线4的两端设有带有孔环的金属化孔5，所述金属化孔5在所述多层板的工艺边上，所述深度测试线贯穿V_CUT线，且设有二次钻孔，所述蚀刻因子测试线4通过或者不通过所述V_CUT线1，且对应设置或者不设置二次钻孔。所述V_CUT深度测试线6和蚀刻因子测试线4连接的电性能网络中，均有金属化孔5和外层线路导通，所述外层线路有金属化孔5的孔环或者与金属化孔5连接的焊盘。所述V_CUT深度测试线6和蚀刻因子测试线4的线宽均不大于所述多层板对应线路层的最小线宽。且所述测试单子和端子连接线3设置在外层线路。实施例一一个四层的多层板，所述板本文档来自技高网...

【技术保护点】
1.一种通过电测试进行V_CUT深度检测的多层板，其特征在于，所述多层板包括由至少2个UNIT单元组合在一起的SET交货单元，测试端子、端子连接线、V_CUT 深度测试线和蚀刻因子测试线，所述SET交货单元的外层线路上设有测试端子，所述测试端子之间设有端子连接线，在所述SET交货单元的内层线路，设有V_CUT深度测试线，所述V_CUT深度测试线连接在所述UNIT单元的网络连接线上。/n

【技术特征摘要】
1.一种通过电测试进行V_CUT深度检测的多层板，其特征在于，所述多层板包括由至少2个UNIT单元组合在一起的SET交货单元，测试端子、端子连接线、V_CUT深度测试线和蚀刻因子测试线，所述SET交货单元的外层线路上设有测试端子，所述测试端子之间设有端子连接线，在所述SET交货单元的内层线路，设有V_CUT深度测试线，所述V_CUT深度测试线连接在所述UNIT单元的网络连接线上。


2.如权利要求1所述的通过电测试进行蚀刻因子检测和V_CUT深度检测的多层板，其特征在于，所述多层板至少为６层板。


3.如权利要求2所述的通过电测试进行蚀刻因子检测和V_CUT深度检测的多层板，其特征在于，所述蚀刻因子测试线分为三部分，SET交货单元之间V_CUT处线宽为多层板要求控制线宽公差的值加上相应线路层的补偿值。


4.如权利要求2所述的通过电测试进行蚀刻因子检测和V_CUT深度检测的多层板，其特征在于，所述多层板之间的叠层结构根据完成板厚和V_CUT深度进行设计，所述V_CUT深度测试线包括上...

【专利技术属性】
技术研发人员：郭先锋，祝小华，
申请(专利权)人：江西强达电路科技有限公司，
类型：发明
国别省市：江西;36