基于LVDS通道的信息交互系统、方法及介质技术方案

本发明专利技术提供了一种基于LVDS通道的信息交互系统、方法及介质，包括：CPU模块、发送模块和接收模块；在每个CPU模块中，均配置1个发送模块和2个接收模块；所述发送模块同时向另两个CPU模块发送交互信息，两个接收模块分别接收这两个CPU模块发送的信息；发送模块和接收模块的逻辑设计均在现场可编程逻辑门阵列FPGA中实现。本发明专利技术减少了冗余系统中信息交互布局布线的复杂度，为冗余系统中其它产品中的信息交互提供了全新的思路和方法。

【技术实现步骤摘要】
基于LVDS通道的信息交互系统、方法及介质
本专利技术涉及航空航天信息
，具体地，涉及一种基于LVDS通道的信息交互系统、方法及介质。
技术介绍
在航空航天领域中，对产品的可靠性具有较高的要求，目前采用较多的方法是进行系统三冗余设计，通过各模块运行相同的任务，并将其计算结果进行信息交互、比较、表决，来达到对故障的检测和剔除，从而实现高可靠的计算处理。三模冗余表决的基础是将各模块计算结果进行可靠有效快速的信息交互，因此信息交互技术在冗余系统中十分关键。信息交互的快速可靠在冗余系统中越来越受到关注和研究。在目前三冗余系统中，通常使用双口RAM来实现数据信息的交互每个CPU都有1块双口RAM，双口RAM的两侧分别对应两个CPU接口，如图1所示。由图可见这种方法由于是CPU直接访问双口RAM，导致模块间存在较多的控制信号直接连接，比如数据线、地址线以及读写控制线等，从而增加连接器的信号点数以及印制板布线的复杂度。本文提出了一种基于LVDS技术的，适用于在航天、航空实时快速可靠的三冗余种信息交互技术的设计和实现方法。专利文献CN106776本文档来自技高网...

【技术保护点】
1.一种基于LVDS通道的信息交互系统，其特征在于，包括：CPU模块、发送模块和接收模块；/n在每个CPU模块中，均配置1个发送模块和2个接收模块；/n所述发送模块同时向另两个CPU模块发送交互信息，两个接收模块分别接收这两个CPU模块发送的信息；/n发送模块和接收模块的逻辑设计均在现场可编程逻辑门阵列FPGA中实现。/n

【技术特征摘要】
1.一种基于LVDS通道的信息交互系统，其特征在于，包括：CPU模块、发送模块和接收模块；
在每个CPU模块中，均配置1个发送模块和2个接收模块；
所述发送模块同时向另两个CPU模块发送交互信息，两个接收模块分别接收这两个CPU模块发送的信息；
发送模块和接收模块的逻辑设计均在现场可编程逻辑门阵列FPGA中实现。


2.根据权利要求1所述的基于LVDS通道的信息交互系统，其特征在于，发送模块发送信息包括：
模块M1：数字信号处理DSP将要发送的数据写入发送双口随机存取存储器RAM相应地址中；
模块M2：DSP向发送控制FIFO中写入要发送数据处于双口RAM中的首地址以及发送数据的总长度的信息；
模块M3：当收发控制模块检测到发送控制FIFO非空且发送模块空闲时，则读取发送控制FIFO中数值；
模块M4：发送模块根据发送控制FIFO数值中的首地址以及发送数据总长度的信息从发送双口RAM中相应首地址开始读取相应长度的数据存入缓存FIFO中。


3.根据权利要求1所述的基于LVDS通道的信息交互系统，其特征在于，发送模块根据帧格式将起始位、控制寄存器信息、有效数据、校验位，依次串行发送。


4.根据权利要求1所述的基于LVDS通道的信息交互系统，其特征在于，所述接收模块一直处于检测起始位状态中，若检测到起始位，则开始进入接收状态机中；
接收模块依次接收起始位、控制寄存器信息，并根据控制寄存器信息接收有效数据以及校验位；
当控制寄存器信息、有效数据、校验位均校验合格时，则将有效数据从接收FIFO中读出并根据控制寄存器信息中的地址、数据长度写入到接收双口RAM中；若校验不合格，则舍弃该拍数据，从接收FIFO中读出但不写入接收双口RAM中。


5.根据权利要求4所述的基于LVDS通道的信息交互系统...

【专利技术属性】
技术研发人员：闵杰，陆国强，张晓燕，杨美容，马超飞，
申请(专利权)人：华东计算技术研究所中国电子科技集团公司第三十二研究所，
类型：发明
国别省市：上海;31