用于多种端口的电阻校准电路及方法技术

本发明专利技术所述的用于多种端口的电阻校准电路及方法，提出一种针对于高频多组端口阻抗匹配的校准电路和校准方法，校准过程中以与片外电阻之间的精密阻值为据，从而实现片上多种端口阻抗的精确校准，进而实现阻抗网络的校准操作，以期提高多组端口阻抗匹配的精确性和校准效率。校准电路包括位于片外的精密电阻模块、以及位于片上的基准电流产生模块、端口电阻校准模块、比较模块和数字处理模块，精密电阻模块与基准电流产生模块通过芯片的PAD连接；所述的片外的精密电阻模块，其基准电阻Rext正端与芯片的PAD连接，其负端接地。

【技术实现步骤摘要】
用于多种端口的电阻校准电路及方法
本专利技术涉及一种用于多种端口的电阻校准电路及方法，属于集成电路设计领域。
技术介绍
随着国内微电子和芯片工艺设计技术的快速发展，高速高频系统的使用范围越来越广泛。高频信号在传输过程中，端口的阻抗匹配问题较为重要，因阻抗不匹配将导致传输线上信号反射、串扰、驻波等一系列问题的发生，直接影响到信号或能量的传输质量，也将明显地损坏高频信号的完整性，进而会影响后级电路的运行性能。目前，对于终端阻抗匹配问题的解决手段并不多，如基于片上的电阻校准电路采用多个数字开关控制多个并联的晶体管，通过控制并联入电路的晶体管数量来决定端口阻抗的大小。此类方式的阻抗校准范围与精度均较有限。而且，此类电阻校准电路仅能针对一种特定的端口，若被检测电路具有多种端口，则需要采用多个片外电阻进行匹配与校准，既浪费了资源，又无法对片上需要互相匹配的多种端口进行电阻网络的阻抗校准。总体上，阻抗校准的适配性较差，不利于现有高速高频系统设计的优化与性能提升。有鉴于此，特提出本专利申请。
技术实现思路
本申请所述的用于多种端口的电阻校准电路及方法，在于解决上述现有技术存在的问题而提出一种针对于高频多组端口阻抗匹配的校准电路和校准方法，校准过程中以与片外电阻之间的精密阻值为据，从而实现片上多种端口阻抗的精确校准，进而实现阻抗网络的校准操作，以期提高多组端口阻抗匹配的精确性和校准效率。为实现上述目的，所述的用于多端口电阻校准的电路，包括位于片外的精密电阻模块、以及位于片上的基准电流产生模块、端口电阻校准模块、比较模块和数字处理模块，精密电阻模块与基准电流产生模块通过芯片的PAD连接；所述的片外的精密电阻模块，其基准电阻Rext正端与芯片的PAD连接，其负端接地；所述的基准电流产生模块，其电阻串的输出端与运算放大器OP的输入正端连接，运算放大器OP的输入负端与芯片的PAD连接；PMOS晶体管MP1的栅极与运算放大器OP的输出端连接，其源极与电源VDD连接，其漏极与第一分压电阻R1的正端连接；第一分压电阻R1的负端同时与运算放大器的负端以及芯片的PAD连接；所述的端口电阻校准模块，其PMOS晶体管MP2的栅极与基准电流产生模块的PMOS晶体管MP1的栅极连接，其源极与电源VDD连接，其漏极与第一时序控制开关s1和第二时序控制开关s2的输入端连接；第一时序控制开关s1的输出端与第二分压电阻R2的正端连接，第二时序控制开关s2的输出端与第三分压电阻R3的正端连接；第二分压电阻R2的负端同时与第一可调电阻rtune_rx的正端和第四时序控制开关s1r的输入端连接；第三分压电阻R3的负端同时与第二可调电阻rtune_txdn的正端、第五时序控制开关s2tu的输入端以及第五可调电阻R5的正端连接；第四分压电阻R4的正端与第三可调电阻rtune_txup的负端连接，第四分压电阻R4的负端同时与第五分压电阻R5的负端和第五时序控制开关s2tu的输入端连接；第一可调电阻rtune_rx的负端接地，第二可调电阻rtune_txdn的负端接地，第三可调电阻rtune_txup的正端与电源VDD连接；第三时序控制开关s3的输入端与芯片的PAD连接，第四时序控制开关s1r、第五时序控制开关s2tu、第六时序控制开关s2t、第三时序控制开关s3的输出端连接在一起并输出vsense信号到比较模块；所述的比较模块，其比较器的输入正端与端口电阻校准模块的输出端连接以接收vsense信号，比较器的输入负端与基准电压Vref连接，比较器的输出端与缓冲器的输入端连接，缓冲器的输出端输出比较结果comp_result至数字处理模块；所述的数字处理模块，由时钟发生器、信号产生电路和修正码字寄存器组成。其中，时钟发生器的输出端与信号产生电路、修正码字寄存器的输入端连接；修正码字寄存器的输出端输出code_value信号至端口电阻校准模块；信号产生电路的输出端产生txdn_sel信号、txup_sel信号和rx_sel信号至端口电阻校准模块。基于上述电阻校准电路的设计内容，本申请同时提出一种用于多种端口的电阻校准方法。具体地，将基准电流产生模块、端口电阻校准模块、比较模块和数字处理模块集成于芯片上，位于片外的精密电阻模块通过芯片的PAD连接片上的基准电流产生模块并在环路负反馈作用下向端口电阻校准模块提供基准电流输入；在端口电阻校准模块中，通过电流镜电路将所述的基准电流与片上多个端口中的可调电阻所在支路的电流输出至比较模块，以生成比较用的采样电压；比较模块将所述端口电阻校准模块产生的采样电压与基准电流生成的参考电压进行比较，从而得出电阻校准结果；数字处理模块，将电阻校准结果的模拟量转化成数据并进行存储，进而根据不同串口类型形成的不同时序电路，依次地控制端口电阻校准模块对全部端口进行电阻校准。进一步地，所述用于多种端口的电阻校准方法包括有以下实施步骤：1)静态偏置模式建立参考电压和参考电流，为后续电阻校准提供稳定的静态偏置；2)单个端口的电阻校准2.1)单位校准码字生成在数字处理模块的控制下，进入单个端口的电阻校准过程，采取N位的校准码字位数。按顺序进入第一位校准码字生成过程，即第一个比较周期，一个比较周期分为保持阶段和比较阶段；2.2)N位校准码字生成按照上述步骤2.1)，依次地完成N位校准码字生成，将N个比较周期后得到的校准值，即将N位码字存储至数字处理模块的存储阵列中。3)N个端口的电阻校准在数字处理模块的控制下，按照上述步骤2),依次地进行第二端口……第N个端口的电阻校准过程，每个端口的校准码字均存储至数字处理模块的存储阵列中。进一步地，为提高阻抗匹配的校准精度，可针对相邻两个端口之间，采取以上一端口校准后电阻值对下一端口的阻抗进行校准的方式。综上内容，本申请所述用于多种端口的电阻校准电路及方法具有如下优点：1、能够适用于同一个芯片系统下的多组端口阻抗匹配，基于一个片外电阻来校准多组端口阻抗，既有效地节省了芯片制造成本，且可通过时序控制，分段地控制每组端口的校准，能够基于一个片外电阻资源的共用，减少PCB板级电阻和相应的芯片的PAD端口的资源占用。2、能够满足对于多组端口之间需要精确阻抗匹配的需求，利用已经校准的片上电阻对片上需要相互匹配的阻抗网络进行精确校准，从而实现对多组端口进行精确地阻抗匹配，校准效率也较高。3、系统在上电之后的较短时间内按序地完成校准，校准之后校准电阻电路关闭，校准码被寄存器保留，明显地降低了芯片正常工作的功耗。附图说明以下附图是本申请具体实施方式的举例说明。图1是本申请所述用于多端口电阻校准的电路整体示意图；图2是电阻校准时序控制框图；图3是N位校准码字的比较过程示意图；图4是用于多端口电阻校准的电路图；图5是校准时序关系示意图；图6是6位校准码字的校准过程示意图。具体实施方式本文档来自技高网...

【技术保护点】
1.一种用于多种端口的电阻校准电路，其特征在于：包括位于片外的精密电阻模块、以及位于片上的基准电流产生模块、端口电阻校准模块、比较模块和数字处理模块，精密电阻模块与基准电流产生模块通过芯片的PAD连接；所述的片外的精密电阻模块，其基准电阻Rext正端与芯片的PAD连接，其负端接地；/n所述的基准电流产生模块，其电阻串的输出端与运算放大器OP的输入正端连接，运算放大器OP的输入负端与芯片的PAD连接；PMOS晶体管MP1的栅极与运算放大器OP的输出端连接，其源极与电源VDD连接，其漏极与第一分压电阻R1的正端连接；第一分压电阻R1的负端同时与运算放大器的负端以及芯片的PAD连接；/n所述的端口电阻校准模块，其PMOS晶体管MP2的栅极与基准电流产生模块的PMOS晶体管MP1的栅极连接，其源极与电源VDD连接，其漏极与第一时序控制开关s1和第二时序控制开关s2的输入端连接；第一时序控制开关s1的输出端与第二分压电阻R2的正端连接，第二时序控制开关s2的输出端与第三分压电阻R3的正端连接；第二分压电阻R2的负端同时与第一可调电阻rtune_rx的正端和第四时序控制开关s1r的输入端连接；第三分压电阻R3的负端同时与第二可调电阻rtune_txdn的正端、第五时序控制开关s2tu的输入端以及第五可调电阻R5的正端连接；第四分压电阻R4的正端与第三可调电阻rtune_txup的负端连接，第四分压电阻R4的负端同时与第五分压电阻R5的负端和第五时序控制开关s2tu的输入端连接；第一可调电阻rtune_rx的负端接地，第二可调电阻rtune_txdn的负端接地，第三可调电阻rtune_txup的正端与电源VDD连接；第三时序控制开关s3的输入端与芯片的PAD连接，第四时序控制开关s1r、第五时序控制开关s2tu、第六时序控制开关s2t、第三时序控制开关s3的输出端连接在一起并输出vsense信号到比较模块；/n所述的比较模块，其比较器的输入正端与端口电阻校准模块的输出端连接以接收vsense信号，比较器的输入负端与基准电压Vref连接，比较器的输出端与缓冲器的输入端连接，缓冲器的输出端输出比较结果comp_result至数字处理模块；/n所述的数字处理模块，由时钟发生器、信号产生电路和修正码字寄存器组成。其中，时钟发生器的输出端与信号产生电路、修正码字寄存器的输入端连接；修正码字寄存器的输出端输出code_value信号至端口电阻校准模块；信号产生电路的输出端产生txdn_sel信号、txup_sel信号和rx_sel信号至端口电阻校准模块。/n...

【技术特征摘要】
1.一种用于多种端口的电阻校准电路，其特征在于：包括位于片外的精密电阻模块、以及位于片上的基准电流产生模块、端口电阻校准模块、比较模块和数字处理模块，精密电阻模块与基准电流产生模块通过芯片的PAD连接；所述的片外的精密电阻模块，其基准电阻Rext正端与芯片的PAD连接，其负端接地；
所述的基准电流产生模块，其电阻串的输出端与运算放大器OP的输入正端连接，运算放大器OP的输入负端与芯片的PAD连接；PMOS晶体管MP1的栅极与运算放大器OP的输出端连接，其源极与电源VDD连接，其漏极与第一分压电阻R1的正端连接；第一分压电阻R1的负端同时与运算放大器的负端以及芯片的PAD连接；
所述的端口电阻校准模块，其PMOS晶体管MP2的栅极与基准电流产生模块的PMOS晶体管MP1的栅极连接，其源极与电源VDD连接，其漏极与第一时序控制开关s1和第二时序控制开关s2的输入端连接；第一时序控制开关s1的输出端与第二分压电阻R2的正端连接，第二时序控制开关s2的输出端与第三分压电阻R3的正端连接；第二分压电阻R2的负端同时与第一可调电阻rtune_rx的正端和第四时序控制开关s1r的输入端连接；第三分压电阻R3的负端同时与第二可调电阻rtune_txdn的正端、第五时序控制开关s2tu的输入端以及第五可调电阻R5的正端连接；第四分压电阻R4的正端与第三可调电阻rtune_txup的负端连接，第四分压电阻R4的负端同时与第五分压电阻R5的负端和第五时序控制开关s2tu的输入端连接；第一可调电阻rtune_rx的负端接地，第二可调电阻rtune_txdn的负端接地，第三可调电阻rtune_txup的正端与电源VDD连接；第三时序控制开关s3的输入端与芯片的PAD连接，第四时序控制开关s1r、第五时序控制开关s2tu、第六时序控制开关s2t、第三时序控制开关s3的输出端连接在一起并输出vsense信号到比较模块；
所述的比较模块，其比较器的输入正端与端口电阻校准模块的输出端连接以接收vsense信号，比较器的输入负端与基准电压Vref连接，比较器的输出端与缓冲器的输入端连接，缓冲器的输出端输出比较结果comp_result至数字处理模块；
所述的数字处理模块，由时钟发生器、信号产生电路...

【专利技术属性】
技术研发人员：王岑，苏德志，赵丹，倪春晓，张中，关宇恒，丁玲，
申请(专利权)人：山东航天电子技术研究所，
类型：发明
国别省市：山东;37