一种MCU的保护装置和MCU电路制造方法及图纸

本实用新型专利技术公开了一种MCU的保护装置和MCU电路，该装置包括：去耦单元、限流单元和/或接地单元；其中，所述去耦单元，用于对所述MCU的供电电源的供电信号进行去耦处理，以降低所述MCU的供电端口的阻抗；和/或，所述限流单元，用于对所述MCU的I/O端口的I/O信号进行限流处理，以降低所述MCU的I/O端口上的干扰电流；和/或，所述接地单元，用于将所述MCU的模拟地和所述MCU的数字地连接在一起，为所述MCU的数字电路上的干扰信号提供泄放通道。本实用新型专利技术的方案，可以解决芯片的EFT抗扰度差的问题，达到提升芯片的EFT抗扰度的效果。

【技术实现步骤摘要】
一种MCU的保护装置和MCU电路
本技术属于电子电路
，具体涉及一种MCU的保护装置和MCU电路，尤其涉及一种增加EFT抗扰度的IC芯片最小单元电路和MCU电路。
技术介绍
印刷电路板(PrintedCircuitBoard，PCB)在受到电快速瞬变脉冲群(EFT)干扰时，微控制单元(MCU)的供电回路易受影响，造成芯片死机、复位，影响了产品的电磁兼容(EMC)性能。上述内容仅用于辅助理解本技术的技术方案，并不代表承认上述内容是现有技术。
技术实现思路
本技术的目的在于，提供一种MCU的保护装置和MCU电路，以解决芯片的EFT抗扰度差的问题，达到提升芯片的EFT抗扰度的效果。本技术提供一种MCU的保护装置，包括：去耦单元、限流单元和/或接地单元；其中，所述去耦单元，用于对所述MCU的供电电源的供电信号进行去耦处理，以降低所述MCU的供电端口的阻抗；和/或，所述限流单元，用于对所述MCU的I/O端口的I/O信号进行限流处理，以降低所述MCU的I/O端口上的干扰电流；和/或，所述接地单元，用于将所述MCU的模拟地和所述本文档来自技高网...

【技术保护点】
1.一种MCU的保护装置，其特征在于，包括：去耦单元、限流单元和/或接地单元；其中，/n所述去耦单元，用于对所述MCU的供电电源的供电信号进行去耦处理，以降低所述MCU的供电端口的阻抗；和/或，/n所述限流单元，用于对所述MCU的I/O端口的I/O信号进行限流处理，以降低所述MCU的I/O端口上的干扰电流；和/或，/n所述接地单元，用于将所述MCU的模拟地和所述MCU的数字地连接在一起，为所述MCU的数字电路上的干扰信号提供泄放通道。/n

【技术特征摘要】
1.一种MCU的保护装置，其特征在于，包括：去耦单元、限流单元和/或接地单元；其中，
所述去耦单元，用于对所述MCU的供电电源的供电信号进行去耦处理，以降低所述MCU的供电端口的阻抗；和/或，
所述限流单元，用于对所述MCU的I/O端口的I/O信号进行限流处理，以降低所述MCU的I/O端口上的干扰电流；和/或，
所述接地单元，用于将所述MCU的模拟地和所述MCU的数字地连接在一起，为所述MCU的数字电路上的干扰信号提供泄放通道。


2.根据权利要求1所述的MCU的保护装置，其特征在于，所述去耦单元，包括：两个以上去耦电容；两个以上所述去耦电容，并联设置在所述MCU的供电端口。


3.根据权利要求2所述的MCU的保护装置，其特征在于，所述MCU的供电端口，包括：VSS端口和VDD端口；两个以上所述去耦电容中每个去耦电容的第一端，连接至所述VSS端，并连接至所述MCU的外部模拟地；每个去耦电容的第二端，连接至所述VDD端，并...

【专利技术属性】
技术研发人员：杨静怡，
申请(专利权)人：珠海格力电器股份有限公司，
类型：新型
国别省市：广东;44