一种FC协议分层架构实现方法技术

本发明专利技术公开了一种FC协议分层架构实现方法，该方法适用于Xilinx公司Virtex‑7 FPGA芯片，包括：设计FC‑1层逻辑模块，基于GTP IP核完成对原始高速串行数据流的8b/10b编解码和串并转换，设计传输字同步子模块和端口状态机子模块完成FC‑1层的传输字同步和端口激活；设计FC‑2层逻辑模块，包括接收数据识别子模块和发送数据仲裁子模块，完成FC数据帧的接收和发送；设计FC‑3层逻辑模块，包括登录/登出子模块和流控子模块，完成FC协议中端口的显式和隐式登录/登出，同时完成数据帧收发过程中的信用计数功能；设计FC‑4层逻辑模块，包括网络控制器子模块和网络终端子模块，完成FC‑AE‑1553协议数据的收发。本发明专利技术能够以一种灵活可扩展的方式在FPGA中设计实现FC协议分层架构。

【技术实现步骤摘要】
一种FC协议分层架构实现方法
本专利技术属于电子工程和计算机科学领域，具体涉及一种FC协议分层架构实现方法。
技术介绍
FC(FibreChannel，光纤通道)协议，最开始由美国提出，后续在国际信息技术标准委员会中进行标准化和维护。FC协议标准的出现，是为了突破企业级的存储区域网络传输速度的瓶颈。传统的SAN(StorageAreaNetwork，存储区域网络)传输接口使用的是SCSI标准，由于该标准使用并行接口以及使用的传输介质等原因，造成了无法满足当时快速发展的SAN对传输速度的需求。FC协议标准中使用串行接口解决并行接口由于电磁干扰和数据同步等问题造成的带宽限制，使用多模光纤作为传输介质，避免了由传输介质造成的传输速度限制。简而言之，FC具备高带宽、低时延和低误码率，目前作为军用飞机机载总线已经在国外一些先进飞机中得到应用，国内有部分军工企业也在尝试研发有关FC方面的软硬件产品，可以看出FC具备极大的应用潜力。但是目前有关FC技术研发的思路答题都是参照FC协议标准框架执行，在可扩展性、模块化方面存在不足。基于此，本专利技术提供一种FC协议分层架构实现方法，能够在一定程度上以一种灵活可扩展的方式在FPGA中设计实现FC协议分层架构。
技术实现思路
本专利技术要解决的技术问题为：提供一种FC协议分层架构实现方法，为此本专利技术公开了一种FC协议分层架构实现方法，包括设计FC-1层逻辑模块、FC-2层逻辑模块、FC-3层逻辑模块、FC-4层逻辑模块，能够在一定程度上以一种灵活可扩展的方式在FPGA中设计实现FC协议分层架构。本专利技术解决其技术问题是采取以下技术方案实现的：一种FC协议分层架构实现方法，包括：(1)设计FC-1层逻辑模块，具体实现如下：①基于GTPIP核完成对接收到的原始高速串行数据流的8b/10b编解码和串并转换；②设计传输字同步子模块，完成对FC-1层传输字的同步；③设计端口状态机子模块，完成对FC-1层端口的激活；(2)设计FC-2层逻辑模块，具体实现如下：①设计接收数据识别子模块，用于判断接收数据帧的类型，针对FC-AE-1553数据帧，按照帧的功能不同，相对应的送到FC-3层逻辑模块中的网络控制器子模块和网络终端子模块中；对于非FC-AE-1553数据帧，直接丢弃；②在接收数据识别子模块中设计8个独立FIFO，每个FIFO只存储一个FC-AE-1553数据帧，每个FIFO的最大缓存空间均大于FC-AE-1553数据帧的最大帧长；除FIFO自身的标志信号外，为每个FIFO增加一个状态标志块，用于描述FIFO中存储的数据帧的类型、错误标志和接收序列等信息；③针对②中设计的8个FIFO，按序设置FIFO的优先级，如从高优先级到低优先级，或从低优先级到高优先级；按FIFO优先级的高低为序存入接收数据识别子模块中接收到的数据帧，即当高优先级FIFO中已存储数据帧，才会向低优先级FIFO中写入数据帧；④设计发送数据仲裁子模块，该子模块相当于一个多路复用模块，主要作用是将FC-3层逻辑模块中的登录/登出子模块和流控子模块，以及FC-4层逻辑模块中的网络控制器子模块和网络终端子模块的输出端口复用到GTPIP核的一个输出端口上；(3)设计FC-3层逻辑模块，具体实现如下：①设计登录/登出子模块，完成FC协议中端口的显式和隐式登录/登出；②设计流控子模块，完成数据帧收发过程中的信用计数功能，即针对FC-2层逻辑模块中设计的8个FIFO，初始化信用值为8，每当接收到一个FC-AE-1553数据帧时，该信用值减1，反之则加1，当信用值为0时，接收方暂停接收数据帧、发送方暂停发送数据帧；(4)设计FC-4层逻辑模块，具体实现如下：①设计网络控制器子模块，完成FC-AE-1553协议中规定的网络控制器功能；②设计网络终端子模块，完成FC-AE-1553协议中规定的网络终端功能；③网络控制器子模块和网络终端子模块在接收或发送数据帧后，都会通知FC-3层逻辑模块中的流控子模块，使其能够对信用值进行增减。本专利技术设计的一种FC协议分层架构实现方法，该方法适用于Xilinx公司Virtex-7FPGA芯片。有益效果：本专利技术与现有技术相比的优点在于：相较于目前有关FC技术研发均是参照FC协议标准框架设计，而存在可扩展性、模块化性不强等不足，本专利技术能够在一定程度上以一种灵活可扩展的方式在FPGA中设计实现FC协议分层架构。附图说明图1为本专利技术的系统结构框图；图2为本专利技术的接收数据识别子模块中FIFO读写逻辑框图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅为本专利技术的一部分实施例，而不是全部的实施例，基于本专利技术中的实施例，本领域的普通技术人员在不付出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术的保护范围。本专利技术涉及一种FC协议分层架构实现方法，该方法适用于Xilinx公司Virtex-7FPGA芯片，能够在一定程度上以一种灵活可扩展的方式在FPGA中设计实现FC协议分层架构，避免传统设计方法中存在的可扩展性、模块化性不强等不足。本专利技术的系统结构框图如图1所示，包括设FC-1层逻辑模块、FC-2层逻辑模块、FC-3层逻辑模块、FC-4层逻辑模块；本专利技术的接收数据识别子模块中FIFO读写逻辑框图如图2所示。具体实施方式如下：(1)设计FC-1层逻辑模块，具体实现如下：①基于GTPIP核完成对接收到的原始高速串行数据流的8b/10b编解码和串并转换；②设计传输字同步子模块，完成对FC-1层传输字的同步；③设计端口状态机子模块，完成对FC-1层端口的激活；(2)设计FC-2层逻辑模块，具体实现如下：①设计接收数据识别子模块，用于判断接收数据帧的类型，针对FC-AE-1553数据帧，按照帧的功能不同，相对应的送到FC-3层逻辑模块中的网络控制器子模块和网络终端子模块中；对于非FC-AE-1553数据帧，直接丢弃；②如图2所示，在接收数据识别子模块中设计8个独立FIFO，每个FIFO只存储一个FC-AE-1553数据帧，每个FIFO的最大缓存空间均大于FC-AE-1553数据帧的最大帧长；除FIFO自身的标志信号外，为每个FIFO增加一个状态标志块，用于描述FIFO中存储的数据帧的类型、错误标志和接收序列等信息；③针对②中设计的8个FIFO，按序设置FIFO的优先级，如从高优先级到低优先级，或从低优先级到高优先级；按FIFO优先级的高低为序存入接收数据识别子模块中接收到的数据帧，即当高优先级FIFO中已存储数据帧，才会向低优先级FIFO中写入数据帧；④设计发送数据仲裁子模块，该子模块相当于一个多路复用模块，主要作用是将FC-3层逻辑模块中的登录/登出子模块和流控子模块，以及FC-4层逻辑模块中的网络控制器子本文档来自技高网...

【技术保护点】
1.一种FC协议分层架构实现方法，其特征在于包括如下步骤：/n(1)设计FC-1层逻辑模块，具体实现如下：/n①基于GTP IP核完成对接收到的原始高速串行数据流的8b/10b编解码和串并转换；/n②设计传输字同步子模块，完成对FC-1层传输字的同步；/n③设计端口状态机子模块，完成对FC-1层端口的激活；/n(2)设计FC-2层逻辑模块，具体实现如下：/n①设计接收数据识别子模块，用于判断接收数据帧的类型，针对FC-AE-1553数据帧，按照帧的功能不同，相对应的送到FC-3层逻辑模块中的网络控制器子模块和网络终端子模块中；对于非FC-AE-1553数据帧，直接丢弃；/n②在接收数据识别子模块中设计8个独立FIFO，每个FIFO只存储一个FC-AE-1553数据帧，每个FIFO的最大缓存空间均大于FC-AE-1553数据帧的最大帧长；除FIFO自身的标志信号外，为每个FIFO增加一个状态标志块，用于描述FIFO中存储的数据帧的类型、错误标志和接收序列信息；/n③针对②中设计的8个FIFO，按序设置FIFO的优先级，如从高优先级到低优先级，或从低优先级到高优先级；按FIFO优先级的高低为序存入接收数据识别子模块中接收到的数据帧，即当高优先级FIFO中已存储数据帧，才会向低优先级FIFO中写入数据帧；/n④设计发送数据仲裁子模块，该子模块相当于一个多路复用模块，用于将FC-3层逻辑模块中的登录/登出子模块和流控子模块，以及FC-4层逻辑模块中的网络控制器子模块和网络终端子模块的输出端口复用到GTP IP核的一个输出端口上；/n(3)设计FC-3层逻辑模块，具体实现如下：/n①设计登录/登出子模块，完成FC协议中端口的显式和隐式登录/登出；/n②设计流控子模块，完成数据帧收发过程中的信用计数功能，即针对FC-2层逻辑模块中设计的8个FIFO，初始化信用值为8，每当接收到一个FC-AE-1553数据帧时，该信用值减1，反之则加1，当信用值为0时，接收方暂停接收数据帧、发送方暂停发送数据帧；/n(4)设计FC-4层逻辑模块，具体实现如下：/n①设计网络控制器子模块，完成FC-AE-1553协议中规定的网络控制器功能；/n②设计网络终端子模块，完成FC-AE-1553协议中规定的网络终端功能；/n③网络控制器子模块和网络终端子模块在接收或发送数据帧后，都会通知FC-3层逻辑模块中的流控子模块，使其能够对信用值进行增减。/n...

【技术特征摘要】
1.一种FC协议分层架构实现方法，其特征在于包括如下步骤：
(1)设计FC-1层逻辑模块，具体实现如下：
①基于GTPIP核完成对接收到的原始高速串行数据流的8b/10b编解码和串并转换；
②设计传输字同步子模块，完成对FC-1层传输字的同步；
③设计端口状态机子模块，完成对FC-1层端口的激活；
(2)设计FC-2层逻辑模块，具体实现如下：
①设计接收数据识别子模块，用于判断接收数据帧的类型，针对FC-AE-1553数据帧，按照帧的功能不同，相对应的送到FC-3层逻辑模块中的网络控制器子模块和网络终端子模块中；对于非FC-AE-1553数据帧，直接丢弃；
②在接收数据识别子模块中设计8个独立FIFO，每个FIFO只存储一个FC-AE-1553数据帧，每个FIFO的最大缓存空间均大于FC-AE-1553数据帧的最大帧长；除FIFO自身的标志信号外，为每个FIFO增加一个状态标志块，用于描述FIFO中存储的数据帧的类型、错误标志和接收序列信息；
③针对②中设计的8个FIFO，按序设置FIFO的优先级，如从高优先级到低优先级，或从低优先级到高优先级；按FIFO优先级的高低为序存入接收数据识别子模块中接收到的数据帧，即当高优先级FIFO中已存储数据帧，才会向低...

【专利技术属性】
技术研发人员：刘靖旻，范宜敏，李海菊，
申请(专利权)人：北京神州飞航科技有限责任公司，
类型：发明
国别省市：北京;11