一种降低插损的PCB装置、加工方法制造方法及图纸

本发明专利技术实施例提供一种降低插损的PCB装置、加工方法，PCB包括非高速走线层和至少一内层高速走线层；高速走线层上的高速走线表面的铜箔粗糙度为第一粗糙度；高速走线层上除高速走线以外的非高速走线表面的铜箔粗糙度、高速走线层上铜箔的铜箔粗糙度和非高速走线层表面的铜箔粗糙度为第二粗糙度；第二粗糙度大于第一粗糙度，第一粗糙度大于等于PCB基材原始铜箔粗糙度；通过仅改善高速走线表面铜箔粗糙度，而其他非高速走线区域高速走线以外的铜箔表面粗糙度增加，这样既保证了PCB基材间的粘合度，又不用改变基材铜箔表面的粗糙度，改善了传输线的导体损耗，同时保证了PCB的可靠性。

【技术实现步骤摘要】
一种降低插损的PCB装置、加工方法
本专利技术实施例涉及但不限于高速通信系统领域，具体而言，涉及但不限于一种降低插损的PCB(PrintedCircuitBoard，印刷电路板)装置、加工方法。
技术介绍
随着高速串行信号速率上升到112Gpbs，尽管采用了PAM4(4PulseAmplitudeModulation，脉冲振幅调制)的调制方式，系统关注的奈奎斯特频率还是由25Gbps时的12.5GHz上升到了28GHz，系统整个通道的损耗也成倍的上升，然而芯片能支持的ball-to-ball驱动能力却还只能维持在28dB左右，这给采用传统PCB背板系统实现112Gbps信号传输来带巨大的挑战。要实现传统PCB背板系统传输速率向112Gbps升级，必须降低系统整个通道的损耗。在传统背板系统中，传输线的损耗占到了无源通道总损耗的60％以上，因此，传输线的损耗改善程度直接关系到背板系统升级112G的可实现性。传输线损耗主要介质损耗和导体损耗构成，介质损耗主要由PCB基材的玻纤和树脂决定，可以通过玻纤和树脂的提升来改善；由于趋肤效应，导体损耗与本文档来自技高网...

【技术保护点】
1.一种降低插损的PCB装置，包括：非高速走线层和至少一内层高速走线层；/n所述高速走线层上的高速走线表面的铜箔粗糙度为第一粗糙度；所述高速走线层上除所述高速走线以外的非高速走线表面的铜箔粗糙度、高速走线层上铜箔的铜箔粗糙度和所述非高速走线层的铜箔粗糙度为第二粗糙度；/n所述第二粗糙度大于所述第一粗糙度，所述第一粗糙度大于等于PCB基材原始铜箔粗糙度。/n

【技术特征摘要】
1.一种降低插损的PCB装置，包括：非高速走线层和至少一内层高速走线层；
所述高速走线层上的高速走线表面的铜箔粗糙度为第一粗糙度；所述高速走线层上除所述高速走线以外的非高速走线表面的铜箔粗糙度、高速走线层上铜箔的铜箔粗糙度和所述非高速走线层的铜箔粗糙度为第二粗糙度；
所述第二粗糙度大于所述第一粗糙度，所述第一粗糙度大于等于PCB基材原始铜箔粗糙度。


2.如权利要求1所述降低插损的PCB装置，其特征在于，所述高速走线层上的高速走线未经过棕化或粗化处理，使得铜箔粗糙度为第一粗糙度；所述高速走线层上除高速走线以外的非高速走线表面、高速走线层上的铜箔和所述非高速走线层经过棕化或粗化处理，使得铜箔粗糙度为第二粗糙度。


3.如权利要求2所述降低插损的PCB装置，其特征在于，高速走线层包括至少两层，部分高速走线层上的高速走线未经过棕化或粗化处理；所述非高速走线层和其他部分高速走线层经过棕化或粗化处理。


4.如权利要求2所述降低插损的PCB装置，其特征在于，所述高速走线层包括至少两条高速走线，所述高速走线层上的部分高速走线未经过棕化或粗化处理；所述高速走线层上的非高速走线和其他部分高速走线经过棕化或粗化处理。


5.如权利要求2所述降低插损的PCB装置，其特征在于，所述高速走线层包括至少三条高速走线，所述高速走线层上的部分高速走线未经过棕化或粗化处理；所述高速走线层上的部分高速走线经过超低粗糙度处理，使得铜箔粗糙度为第三粗糙度，所述高速走线层上的非高速走线和其他部分高速走线经过棕化或粗化处理；
所述第二粗糙度大于所述第三...

【专利技术属性】
技术研发人员：汪济欢，易毕，任永会，王迎新，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东;44