一种切换输出逻辑电平的电路制造技术

本发明专利技术公开了一种切换输出逻辑电平的电路，信号输出驱动器、信号接收器和多个匹配电路；信号输出驱动器与信号接收器通过多根信号线连接，不同匹配电路的输出与不同信号线相交；匹配电路包括：控制芯片、第一短路组件、第二短路组件和多个电阻，多个电阻串联，第一短路组件配置用于响应于控制芯片输出第一电压将多个电阻中的第一电阻短路，第二短路组件配置用于响应于控制芯片输出第二电压将多个电阻中的第二电阻短路，匹配电路的输出位于串联的电阻中。本发明专利技术的方案通过发出不同的电压，来控制MOS管的通断，进而控制电阻网络输出点的输出偏置电压和等效端接阻抗分别满足LVPECL和HCSL电平输出要求从而实现对两种标准电平信号的兼容。

【技术实现步骤摘要】
一种切换输出逻辑电平的电路
本专利技术涉及通信领域，更具体地，特别是指一种切换输出逻辑电平的电路。
技术介绍
对于数字通信，特别是数字芯片之间大量应用高速数字总线进行通信，LVPECL电平和HCSL电平是其中大量应用的逻辑电平。有些设备或器件只能支持其中一种电平标准，造成主机端与终端设备电平匹配困难。
技术实现思路
有鉴于此，本专利技术实施例的目的在于提出一种切换输出逻辑电平的电路，通过设置匹配电路，在匹配电路中输出不同的电压来控制MOS管的通断，进而控制电阻网络输出点的输出偏置电压和等效端接阻抗分别满足LVPECL和HCSL电平输出要求从而实现对两种标准电平信号的兼容。基于上述目的，本专利技术实施例的一方面提供了一种切换输出逻辑电平的电路，包括：信号输出驱动器、信号接收器和多个匹配电路；所述信号输出驱动器与所述信号接收器通过多根信号线连接，不同匹配电路的输出与不同信号线相交；所述匹配电路包括：控制芯片、第一短路组件、第二短路组件和多个电阻，所述多个电阻串联，所述第一短路组件配置用于响应于所述控制芯片输出第一电压将所述多个电阻中的第一电阻短路，所述第二短路组件配置用于响应于所述控制芯片输出第二电压将所述多个电阻中的第二电阻短路，所述匹配电路的输出位于串联的电阻中。在一些实施方式中，所述第一短路组件包括：第一MOS管，所述第一MOS管的栅极与所述控制芯片的输出连接，所述第一MOS管的源极接地；以及第二MOS管，所述第二MOS管的栅极与所述第一MOS管的漏极连接，所述第二MOS管的源极和漏极分别连接所述第一电阻的两端。在一些实施方式中，所述第一短路组件还包括：第一上拉电阻，所述第一上拉电阻的一端连接所述第一MOS管的栅极，另一端连接电源电压。在一些实施方式中，所述第二短路组件包括：第三MOS管，所述第三MOS管的栅极与所述控制芯片的输出连接，所述第三MOS管的源极和漏极分别连接所述第二电阻的两端。在一些实施方式中，所述匹配电路的输出位于所述第一电阻与所述第二电阻之间。在一些实施方式中，所述串联电阻的数量为偶数，所述匹配电路的输出从最中间的两个电阻的连接端引出。在一些实施方式中，所述串联电阻的数量为奇数，所述匹配电路的输出从最中间的电阻的任意一端引出。在一些实施方式中，所述电路还包括端接电阻，所述端接电阻一端连接信号线，另一端接地。在一些实施方式中，所述端接电阻的阻值与输出电压的数值成正相关。在一些实施方式中，所述电路还包括交流耦合电容，所述交流耦合电容设置在所述匹配电路和信号线相交点与所述信号输出驱动器之间。本专利技术具有以下有益技术效果：通过设置匹配电路，在匹配电路中输出不同的电压来控制MOS管的通断，进而控制电阻网络输出点的输出偏置电压和等效端接阻抗分别满足LVPECL和HCSL电平输出要求从而实现对两种标准电平信号的兼容。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。图1为本专利技术提供的切换输出逻辑电平的电路的实施例的示意图；图2为本专利技术提供的切换输出逻辑电平的电路的匹配电路的示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术实施例进一步详细说明。需要说明的是，本专利技术实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本专利技术实施例的限定，后续实施例对此不再一一说明。基于上述目的，本专利技术实施例的第一个方面，提出了一种切换输出逻辑电平的电路的实施例。图1示出的是本专利技术提供的切换输出逻辑电平的电路的实施例的示意图，图2示出的是本专利技术提供的切换输出逻辑电平的电路的匹配电路的示意图。如图1和图2所示，本专利技术实施例包括如下部件：信号输出驱动器1、信号接收器2和多个匹配电路3；所述信号输出驱动器1与所述信号接收器2通过多根信号线(a、b)连接，不同匹配电路3的输出与不同信号线相交；所述匹配电路3包括：控制芯片(CPU/CPLD)、第一短路组件31、第二短路组件32和多个电阻(R1、R2、R3、R4)，所述多个电阻串联，所述第一短路组件31配置用于响应于所述控制芯片输出第一电压将所述多个电阻中的第一电阻(R2)短路，所述第二短路组件32配置用于响应于所述控制芯片输出第二电压将所述多个电阻中的第二电阻(R4)短路，所述匹配电路的输出位于串联的电阻中。基于交流耦合的信号传输电路，源端是一个LVPECL(LowVoltagePositiveEmitter-CoupleLogic，低压正发射极耦合逻辑)信号的一个输出驱动器，该驱动器集成于使用该高速信号的数字或模拟芯片中，，如果接收端也是LVPECL，根据电平的电压和阻抗匹配要求，VTT电压应该为2.0V，上拉电阻为50ohm；如果接收端需要的电平是HCSL(High-speedCurrentSteeringLogic，高速电流导向逻辑)，根据其电平的电压和阻抗匹配要求，VTT电压应该为0.35V，上拉电阻为50ohm。高速信号在靠近信号接收器2的位置，分别引出一个接头P和N，用于连接到匹配电路的输出。在一些实施方式中，所述电路还包括端接电阻，所述端接电阻一端连接信号线，另一端接地。信号由驱动器件输出后，在紧靠该器件位置，两根差分线分别通过端接电阻Rp短接到地。在一些实施方式中，所述端接电阻的阻值与输出电压的数值成正相关。根据驱动器电源电压不同，分别选择不同的端接电阻阻值：Vdd＝3.3V，Rp＝120ohm；Vdd＝2.5V，Rp＝60ohm。在一些实施方式中，所述电路还包括交流耦合电容4，所述交流耦合电容4设置在所述匹配电路和信号线相交点与所述信号输出驱动器1之间。输出信号经过端接电阻Rp后，会分别经过一个交流耦合电容，再经过长传输线到达接收器端。交流耦合电容一般选择100nF，其作用是保证传输的高速信号的交流分量能顺利传输到后端器件的接收端，同时阻隔信号中的直流分量传输到另外一端，因为发送端和接收端的直流共模电压是不同的。在一些实施方式中，所述第一短路组件包括：第一MOS管，所述第一MOS管的栅极与所述控制芯片的输出连接，所述第一MOS管的源极接地；以及第二MOS管，所述第二MOS管的栅极与所述第一MOS管的漏极连接，所述第二MOS管的源极和漏极分别连接所述第一电阻的两端。在一些实施方式中，所述第一短路组件还包括：第一上拉电阻，所述第一上拉电阻的一端连接所述第一MOS管的栅极，另一端连接电源电压。在一些实施方式中，所述第二短路组件包括：第三MOS管，所述第三MOS管的栅极与所述控制芯片的输出连本文档来自技高网...

【技术保护点】
1.一种切换输出逻辑电平的电路，其特征在于，包括以下部件：/n信号输出驱动器、信号接收器和多个匹配电路；/n所述信号输出驱动器与所述信号接收器通过多根信号线连接，不同匹配电路的输出与不同信号线相交；/n所述匹配电路包括：控制芯片、第一短路组件、第二短路组件和多个电阻，所述多个电阻串联，所述第一短路组件配置用于响应于所述控制芯片输出第一电压将所述多个电阻中的第一电阻短路，所述第二短路组件配置用于响应于所述控制芯片输出第二电压将所述多个电阻中的第二电阻短路，所述匹配电路的输出位于串联的电阻中。/n

【技术特征摘要】
1.一种切换输出逻辑电平的电路，其特征在于，包括以下部件：
信号输出驱动器、信号接收器和多个匹配电路；
所述信号输出驱动器与所述信号接收器通过多根信号线连接，不同匹配电路的输出与不同信号线相交；
所述匹配电路包括：控制芯片、第一短路组件、第二短路组件和多个电阻，所述多个电阻串联，所述第一短路组件配置用于响应于所述控制芯片输出第一电压将所述多个电阻中的第一电阻短路，所述第二短路组件配置用于响应于所述控制芯片输出第二电压将所述多个电阻中的第二电阻短路，所述匹配电路的输出位于串联的电阻中。


2.根据权利要求1所述的电路，其特征在于，所述第一短路组件包括：
第一MOS管，所述第一MOS管的栅极与所述控制芯片的输出连接，所述第一MOS管的源极接地；以及
第二MOS管，所述第二MOS管的栅极与所述第一MOS管的漏极连接，所述第二MOS管的源极和漏极分别连接所述第一电阻的两端。


3.根据权利要求2所述的电路，其特征在于，所述第一短路组件还包括：
第一上拉电阻，所述第一上拉电阻的一端连接所述第一MOS管的栅极，另一端连接电源电压。
<...

【专利技术属性】
技术研发人员：上官宇剑，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32