一种基于FPGA实现DSP6748与DSP28335双核通信的系统技术方案

本发明专利技术公开了一种基于FPGA实现DSP6748与DSP28335双核通信的系统，包括：FPGA芯片、DSP6748芯片和DSP28335芯片；所述DSP28335芯片的十六个XINTF地址总线、十六个XINTF数据总线以及四个XINTF控制总线分别与FPGA芯片的三十六个通用I/O引脚Ⅰ连接；所述DSP6748芯片的十四个EMIFA地址总线、十六个EMIFA数据总线以及五个EMIFA控制总线分别与FPGA芯片的三十五个通用I/O引脚Ⅱ连接；所述DSP28335芯片的SCIB分别与串口芯片Ⅰ的输入口和输出口相连，串口芯片Ⅰ的复合422线缆传输端口通过USB转422线缆与DSP28335芯片的上位机相连；DSP6748芯片的UARTⅠ分别与串口芯片Ⅱ的输入口和输出口相连，串口芯片Ⅱ的复合422线缆传输端口通过USB转422线缆与DSP6748芯片的上位机相连。

【技术实现步骤摘要】
一种基于FPGA实现DSP6748与DSP28335双核通信的系统
本专利技术涉及双核处理器通信
，具体涉及一种基于FPGA实现DSP6748与DSP28335双核通信的系统。
技术介绍
随着嵌入式技术的迅速发展，数字信号处理规模不断扩大，对信号处理区域进行有效划分，多处理器协同工作，取长补短，不但可提高信号处理速度，而且系统稳定性、可靠性也相应提高。这就需要处理器之间实现高效的数据交互，建立灵活、可靠、稳定的通信方式。现有双核通信方式主要是DSP(DigitalSignalProcessor，数字信号处理器)与FPGA(FieldProgrammableGateArray，现场可编辑门阵列)或ARM(AdvancedReducedInstructionSetComputingMachines，高级精减指令集机器)等实现双核通信，考虑到不同型号DSP功能的差异性，一些应用场合同时需要两种型号的DSP协同工作来实现系统设计要求。
技术实现思路
有鉴于此，本专利技术提供了一种基于FPGA实现DSP6748与DSP2本文档来自技高网...

【技术保护点】
1.一种基于FPGA实现DSP6748与DSP28335双核通信的系统，其特征在于，包括：FPGA芯片、DSP6748芯片和DSP28335芯片；/n所述DSP28335芯片的十六个XINTF地址总线、十六个XINTF数据总线以及四个XINTF控制总线分别与FPGA芯片的三十六个通用I/O引脚Ⅰ连接；所述DSP6748芯片的十四个EMIFA地址总线、十六个EMIFA数据总线以及五个EMIFA控制总线分别与FPGA芯片的三十五个通用I/O引脚Ⅱ连接；/n所述DSP28335芯片的SCIB分别与串口芯片Ⅰ的输入口和输出口相连，串口芯片Ⅰ的复合422线缆传输端口通过USB转422线缆与DSP2833...

【技术特征摘要】
1.一种基于FPGA实现DSP6748与DSP28335双核通信的系统，其特征在于，包括：FPGA芯片、DSP6748芯片和DSP28335芯片；
所述DSP28335芯片的十六个XINTF地址总线、十六个XINTF数据总线以及四个XINTF控制总线分别与FPGA芯片的三十六个通用I/O引脚Ⅰ连接；所述DSP6748芯片的十四个EMIFA地址总线、十六个EMIFA数据总线以及五个EMIFA控制总线分别与FPGA芯片的三十五个通用I/O引脚Ⅱ连接；
所述DSP28335芯片的SCIB分别与串口芯片Ⅰ的输入口和输出口相连，串口芯片Ⅰ的复合422线缆传输端口通过USB转422线缆与DSP28335芯片的上位机相连；DSP6748芯片的UARTⅠ分别与串口芯片Ⅱ的输入口和输出口相连，串口芯片Ⅱ的复合422线缆传输端口通过USB转422线缆与DSP6748芯片的上位机相连。


2.如权利要求1所述的基于FPGA实现DSP6748与DSP28335双核通信的系统，其特征在于，所述DSP28335芯片的十六个XINTF地址总线分别为XA0～XA15，十六个XINTF数据总线分别为XD0～XD15，四个XINTF控制总线分别为XWE0n、XRDn和XZCS0n、XCLKOUT；所述DSP6748芯片的十四个EMIFA地址总线分别为EMIFA_A_0～EMIFA_A_13、十六个EMIFA数据总线分别为EMIFA_D_0～EMIFA_D_15、五个EMIFA控制总线分别为EMIFA_Wen、EMIFA_Oen、EMIFA_CSn2、EMIFA_BA_1和EMIFA_CLK；
使用时，FPGA芯片利用CoreGenerator工具创建宽度为16、深度为256的IP核双口RAM，分别为双口RAM端口A和双口RAM端口B；
所述FPGA芯片通过其内部设定的逻辑电路与DSP6748芯片的EMIFA总线相应连接，其中，EMIFA_D_15～EMIFA_D_0用于FPGA芯片和DSP6748芯片之间数据传输交互，采用地址总线中的低七位和控制总线中的EMIFA_BA_1作为地址传输线缆，时钟采用EMIFA_CLK，写入信号为EMIFA_Wen取反，再通过FPGA芯片内部设定的逻辑电路控制EMIFA_Wen、EMIFA_Oen、EMIFA_CSn2以及地址总线中的高七位实现双口RAM端口A的读写操作；
所述FPGA芯片通...

【专利技术属性】
技术研发人员：顿士君，姜校亮，马西保，那波，可伟，
申请(专利权)人：河北汉光重工有限责任公司，
类型：发明
国别省市：河北;13