【技术实现步骤摘要】
静电钳位电路及芯片结构
本申请涉及电源电路
,特别涉及一种静电钳位电路及芯片结构。
技术介绍
传统电源钳位电路的结构如图1所示,其包括:RC单元、一个反相器、一个开关管T0和一个二极管D0组成。该反相器由PMOS管P0和NMOS管N0组成。当外部静电引起供电端VDD的电压突变升高时,由于电容C0的存在,导致A点的电压突然升高,A点电压驱动反相器使得B点电压下降,从而使开关管T0打开,释放该供电端VDD的电荷,使得供电端VDD的电压不会过高,从而可以保护内部电路。当VSS电压突然升高时,二极管D0会导通,泄放电荷,从而保护内部电路。但是,由于A点的电位是先升高而后通过电阻R0放电,逐渐下降到VSS,与此同时,B点受A点的控制,先被拉低,然后逐渐升高,直到上升到供电端VDD的电压。由于B点电压是逐渐升高的,所以开关管T0的打开程度逐渐减小,直到关闭。从而导致供电端VDD释放电荷的时间过短,导致放电不彻底的问题发生,还会导致存在电荷聚集问题,容易损毁芯片或者集成电路。针对上述问题,目前尚未有有效的技术解决方案 ...
【技术保护点】
1.一种静电钳位电路,其特征在于,包括:/n检测单元,其与供电端连接,以用于检测供电端的电压是否上升;/n第一开关管,其输入端与供电端连接,其输出端与接地端连接;/n反相器单元,其包括N个依次级联的反相器,所述反相器单元的第1级反相器的输入端与所述检测单元的输出端连接,所述反相器单元的第N级反相器的输出端与所述第一开关管的栅极连接;所述反相器单元用于在所述供电端电压上升时控制所述第一开关管导通;/n第二开关管,其源极接入预设电压,其漏极与所述反相器单元的第N级反相器的输入端连接,其栅极与所述第一开关管的栅极连接,所述第二开关管用于延长所述第一开关管的导通时间。/n
【技术特征摘要】 【专利技术属性】
1.一种静电钳位电路,其特征在于,包括:
检测单元,其与供电端连接,以用于检测供电端的电压是否上升;
第一开关管,其输入端与供电端连接,其输出端与接地端连接;
反相器单元,其包括N个依次级联的反相器,所述反相器单元的第1级反相器的输入端与所述检测单元的输出端连接,所述反相器单元的第N级反相器的输出端与所述第一开关管的栅极连接;所述反相器单元用于在所述供电端电压上升时控制所述第一开关管导通;
第二开关管,其源极接入预设电压,其漏极与所述反相器单元的第N级反相器的输入端连接,其栅极与所述第一开关管的栅极连接,所述第二开关管用于延长所述第一开关管的导通时间。
2.根据权利要求1所述的静电钳位电路,其特征在于,所述静电钳位电路还包括:
一二极管,其负极与供电端连接,其正极与接地端连接。
3.根据权利要求1所述的静电钳位电路,其特征在于,所述静电钳位电路还包括:
第二电阻,所述第二电阻的一端与所述第二开关管的源极连接,所述第二电阻的另一端与所述第二开关管的栅极连接。
4.根据权利要求1-3任一项所述的静电钳位电路,其特征在于,所述检测单元包括电阻性元件以及电容性元件,所述电容性元件的一端与供电端连接,所述电容性元件的另一端与所述电阻性元件的一端连接作为所述检测单元的输出端,所述电阻性元件的另一与接地端连接。
5.根据权利要求4所述的静电钳位电路,其特征在于,N为大于2的奇数,所述第一开关管以及所述第二开关管均为P沟道场效应晶体管,所述第二开关管的源极接入的预设电压为第一高电平。
6.根据权利要求5所述的静电钳位电路,其特征在于,所述第二开关管的源极与供电端连接。
7.根据权利要求4所述的静电钳位电路,其特征在于,N为大于1的偶数,所述第一开关管以及所述第二开关管均为P沟道场效应晶体管,所述第二开关管的源极接入的预设电压为第一低电平。
技术研发人员:杨洋,冯东东,
申请(专利权)人:海光信息技术股份有限公司,
类型:发明
国别省市:天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。