一种基于FPGA的高速以太网帧重构系统技术方案

本发明专利技术公开了一种基于FPGA的高速以太网帧重构系统，系统通过FPGA实现，所述系统包括：以太网接收解析模块、包解析模块、帧重构模块、DDR和数据包上传模块；以太网接收解析模块，用于从光口接收经过光电转换后的电信号，经物理层及数据链路层解析输出以太网帧数据流和控制信号，并发送至包解析模块；包解析模块，用于将以太网帧数据流发送至帧重构模块，还用于根据控制信号从以太网帧数据流中解析出包信息并发送至帧重构模块；帧重构模块，用于将解析出的包信息和以太网帧数据流经过逻辑合成，重构为新的数据帧并输入DDR存储；DDR，用于缓存数据帧；数据包上传模块，用于从DDR中获取数据帧并发送至上位机。

【技术实现步骤摘要】
一种基于FPGA的高速以太网帧重构系统
本专利技术涉及高速网络数据包处理领域，尤其涉及一种基于FPGA的高速以太网帧重构系统。
技术介绍
随着高速网络的快速发展，网络流量迅速进入10Gbps、40Gbps甚至100Gbps以上，而这种增长趋势在短时间内不会停止，因此，对高速网络流量的采集和处理提出了更高的要求。传统的数据包处理方法性能因为网络堆栈体系结构所带来的开销而受到限制，于是许多不同的软件工具和架构被提出用于解决快速数据包处理的瓶颈，例如DPDK，Netmap等。目前已有的方法，在高速情况下对于以太网小包难以达到线速，无法支持纳秒级精度的时间戳分辨率。FPGA拥有可并行、硬件可重构的突出优点，高性能的同时相比于CPU和GPU拥有更低的能耗，由于以上优点，广泛应用于网络通信各个领域，已逐渐成为高速数据处理系统的主流平台之一。
技术实现思路
针对目前的10G及以上速率商业网卡一般没有支持纳秒时间戳分辨率的功能，及难以达到线速处理数据包。本专利技术的目的在于克服上述现有技术缺陷，提出了一种基于FPGA高速以太网帧重构本文档来自技高网...

【技术保护点】
1.一种基于FPGA的高速以太网帧重构系统，其特征在于，所述系统通过FPGA实现，所述系统包括：以太网接收解析模块、包解析模块、帧重构模块、DDR和数据包上传模块；/n所述以太网接收解析模块，用于从光口接收经过光电转换后的电信号，经物理层及数据链路层解析输出以太网帧数据流和控制信号，并发送至包解析模块；/n所述包解析模块，用于将以太网帧数据流发送至帧重构模块，还用于根据控制信号从以太网帧数据流中解析出包信息，并发送至帧重构模块；/n所述帧重构模块，用于将解析出的包信息和以太网帧数据流经过逻辑合成，重构为新的数据帧并输入DDR存储；/n所述DDR，用于缓存数据帧；/n所述数据包上传模块，用于从D...

【技术特征摘要】
1.一种基于FPGA的高速以太网帧重构系统，其特征在于，所述系统通过FPGA实现，所述系统包括：以太网接收解析模块、包解析模块、帧重构模块、DDR和数据包上传模块；
所述以太网接收解析模块，用于从光口接收经过光电转换后的电信号，经物理层及数据链路层解析输出以太网帧数据流和控制信号，并发送至包解析模块；
所述包解析模块，用于将以太网帧数据流发送至帧重构模块，还用于根据控制信号从以太网帧数据流中解析出包信息，并发送至帧重构模块；
所述帧重构模块，用于将解析出的包信息和以太网帧数据流经过逻辑合成，重构为新的数据帧并输入DDR存储；
所述DDR，用于缓存数据帧；
所述数据包上传模块，用于从DDR中获取数据帧并发送至上位机。


2.根据权利要求1所述的基于FPGA的高速以太网帧重构系统，其特征在于，所述以太网接收解析模块包括：PCS_PMA子模块和MAC子模块；其中，
所述PCS_PMA子模块，用于对从光口接收经过光电转换后的电信号，进行物理层协议解析，输出XGMII接口数据；
所述MAC子模块，用于对XGMII接口数据进行数据链路层协议解析，输出以太网帧数据流和控制信号，并发送至包解析模块；所述控制信号包括：包开始信号SOF、包结束信号EOF和数据有效信号WENB。


3.根据权利要求2所述的基于FPGA的高速以太网帧重构系统，其特征在于，所述根据控制信号从以太网帧数据流中解析出包信息发送至帧重构模块；具体包括：
接收一帧以太网帧数据流，当检测到以太网帧数据流的SOF为高电平时，读取64位数据信息作为前导码，并随即开始计算帧长；
读取下一周期以太网帧数据流的高48位为目的MAC，并将高位填充0x00直到位宽达到64位，输出至帧重构模块；
同时读取该以太网帧数据流的低16位，即源MAC的高16位存储至临时寄存器；
至下一周期时，将上一周期保存的源MAC高16位和当前帧的高32位即源MAC的低32位，合并填充为64位并输出至...

【专利技术属性】
技术研发人员：郭志川，黄逍颖，宋曼谷，
申请(专利权)人：中国科学院声学研究所，中科海网苏州网络科技有限公司，
类型：发明
国别省市：北京;11