半导体装置和操作半导体装置的方法制造方法及图纸

本公开的实施例涉及一种半导体装置和操作半导体装置的方法。在包括锁步功能的半导体装置中，抑制多个处理器的总线访问冲突。半导体装置包括：第一处理器；用于在第一模式下监视第一处理器操作的第二处理器；第一总线和第二总线；在第二模式下由第一处理器或第二处理器专用的第一非共享资源和第二非共享资源；以及第一选择器，用于选择用于在第二处理器和所选择的总线之间传送接口信号的总线。在第二模式下，第一处理器和第二处理器执行不同指令，第一选择器选择第二总线。在第二模式下，第一非共享资源经由第一总线由第一处理器访问，第二非共享资源经由第二总线由第二处理器访问。

【技术实现步骤摘要】
半导体装置和操作半导体装置的方法相关申请的交叉引用于2019年6月17日提交的日本专利申请号2019-111998的公开，包括说明书、附图和摘要，其内容通过整体引用并入本文。
本公开涉及半导体装置，例如，包括多个处理器的半导体装置，以及作为操作模式的锁步模式和非锁步模式，其中在锁步模式下多个处理器执行相同操作，在非锁步模式下多个处理器执行不同操作。
技术介绍
近年来，存在一种半导体装置，其包括用于执行程序的内建处理器，该半导体装置通过合并多个处理器来实现可靠性的改进或吞吐量的改进。这种半导体装置可以包括操作多个处理器以获得相同计算结果的锁步模式、以及不同地操作多个处理器的非锁步模式。存在下列公开的技术。(专利文献1)日本未经审查的专利申请公开号2010-198131。专利文献1公开了能够在锁步模式和作为非锁步模式的自由步进模式之间切换的半导体装置的示例。在锁步模式下，在专利文献1中描述的多个处理器通过使多个处理器执行相同的处理并比较该处理的执行结果来检测误差。另一方面，在自由步进模式下，多个处理器可以执行本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n第一处理器；/n第二处理器，所述第二处理器在第一模式下监视所述第一处理器的操作；/n第一非共享资源和第二非共享资源，由所述第一处理器或所述第二处理器专用；/n第一总线，所述第一处理器、所述第二处理器、所述第一非共享资源和所述第二非共享资源利用所述第一总线耦合；/n第二总线，所述第二处理器、所述第一非共享资源和所述第二非共享资源利用所述第二总线耦合；/n第一选择器；/n第二选择器；以及/n第三选择器；/n其中所述第一选择器选择所述第一总线或所述第二总线，并且通过所述第一选择器将接口信号组在所述第二处理器和所选择的总线之间传送；/n其中所述第二选择器选择所述第一总线或...

【技术特征摘要】
20190617 JP 2019-1119981.一种半导体装置，包括：
第一处理器；
第二处理器，所述第二处理器在第一模式下监视所述第一处理器的操作；
第一非共享资源和第二非共享资源，由所述第一处理器或所述第二处理器专用；
第一总线，所述第一处理器、所述第二处理器、所述第一非共享资源和所述第二非共享资源利用所述第一总线耦合；
第二总线，所述第二处理器、所述第一非共享资源和所述第二非共享资源利用所述第二总线耦合；
第一选择器；
第二选择器；以及
第三选择器；
其中所述第一选择器选择所述第一总线或所述第二总线，并且通过所述第一选择器将接口信号组在所述第二处理器和所选择的总线之间传送；
其中所述第二选择器选择所述第一总线或所述第二总线，并且所述第一非共享资源经由所述第二选择器所选择的总线由所述第一处理器和所述第二处理器访问；
其中所述第三选择器选择所述第一总线或所述第二总线，并且所述第二非共享资源经由所述第三选择器所选择的总线由所述第一处理器或所述第二处理器访问；
其中在所述第一模式下，所述第一处理器和所述第二处理器执行相同的指令流，所述第一选择器选择所述第一总线，并且将被包括在所述接口信号组中的第一接口信号组传送到所述第二处理器；
其中在所述第二模式下，所述第一处理器和所述第二处理器执行不同的指令流，所述第一选择器选择所述第二总线，所述第二选择器选择第一总线，所述第三选择器选择第二总线，并且将被包括在所述接口信号组中的第二接口信号组传送到所述第二处理器。


2.根据权利要求1所述的半导体装置，其中在所述第二模式下，所述第一处理器经由所述第一总线访问所述第一非共享资源，并且所述第二处理器经由所述第二总线访问所述第二非共享资源。


3.根据权利要求1所述的半导体装置，进一步包括：
比较器；
其中所述第二处理器将被包括在所述接口信号组中的第三接口信号组输出到所述第一选择器；
其中所述第一处理器将未被包括在所述接口信号组中的第四接口信号组输出到所述第一总线；以及
其中当所述第三接口信号组和所述第四接口信号组彼此不同时，所述比较器激活误差信号。


4.根据权利要求3所述的半导体装置，其中所述第一选择器在所述第一模式下防止所述第三接口信号组被发送到所述第一总线，并且在所述第二模式下将所述第三接口信号组传送到所述第二总线。


5.根据权利要求1所述的半导体装置，其中，在所述第二模式下，所述第二选择器检测由所述第二处理器对所述第一非共享资源的访问以作为非法访问，所述第三选择器检测由所述第一处理器对所述第二非共享资源的访问以作为非法访问。


6.根据权利要求1所述的半导体装置，其中，在所述第二模式下，由所述第二选择器和所述第三选择器的每个选择器对所述第一总线或所述第二总线的选择是可变的。


7.根据权利要求1所述的半导体装置，进一步包括由所述第一处理器和所述第二处理器共同利用的共享资源，
其中，在所述第二模式下，所述第一处理器经由所述第一总线访问所述共享资源，并且所述第二处理器经由所述第二总线访问所述共享资源。


8.根据权利要求1所述的半导体装置，
进一步包括：
由所述第一处理器和所述第二处理器共同利用的共享资源；
第四选择器；以及
第五选择器；
其中所述共享资源包括：
读取接口；以及
写入接口；
其中所述第四选择器选择所述第一总线或所述第二总线，并且所述共享资源经由所述第四选择器所选择的总线由所述第一处理器或所述第二处理器访问；
其中所述第五选择器选择所述第一总线或所述第二总线，并且所述共享资源经由所述第五选择器所选择的总线由所述第一处理器或所述第二处理器访问。


9.根据权利要求8所述的半导体装置，其中，在所述第二模式下，所述第四选择器和所述第五选择器从所述第一总线和所述第二总线中选择不同的总线。


10.根据权利要求9所述的半导体装置，
其中，在所述第二模式下，当所述第一处理器包括经由所述第一总线对所述共享资源的读取访问时，所述第二处理器包括经由所述第二总线对所述共享资源的写入访问；以及
其中，在所述第二模式下，当所述第一处理器具有经由所述第一总线对所述共享资源的写入访问时，所述第二处理器包括经由所述第二总线对所述共享资源的读取访...

【专利技术属性】
技术研发人员：多木良孝，谷本匡亮，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP