具有集成VBUS到CC短路保护的USB TYPE-C/PD控制器制造技术

一种USB Type‑C/电力输送控制器芯片(200)包含：第一引脚(201)，其用于接收第一电压(PP CABLE)；第二引脚(203)，其用于接收第二电压(LDQ 3 V3)；及第三引脚(205)，其用于耦合到USB连接器(212)的CC引脚。所述控制器芯片(200)包含VCONN电源电路(206)，所述VCONN电源电路(206)具有与热插拔场FET HSFET(MN2)串联耦合在所述第一及第三引脚(201、205)之间的阻塞场效应晶体管BFET(MN1)，以及阳极到阳极耦合在所述HSFET的源极与栅极之间的第一及第二齐纳二极管(D1、D2)。电缆检测电路(202)包含耦合在所述第二及第三引脚(203、205)之间的BFET(MN3)，以及耦合在所述BFET的栅极与下部轨道之间的齐纳二极管(D3)。电力输送物理层电路(204)包含接收器(216)及发射器(218)，所述接收器(216)及所述发射器(218)各自通过相应BFET(MN4、MN5)耦合到所述第三引脚(205)，所述相应BFET(MN4、MN5)各自具有耦合在相应栅极与所述下部轨道之间的齐纳二极管(D4、D5)。

【技术实现步骤摘要】
【国外来华专利技术】具有集成VBUS到CC短路保护的USBTYPE-C/PD控制器本专利技术大体上涉及通用串行总线(USB)，且更具体地涉及具有集成虚拟总线(VBUS)到配置控制(CC)短路保护的USBType-C/电力输送(PD)控制器。
技术介绍
最新一代的USB电缆被设计为具有在电力及数据两者的输送方面增加的能力，及在协议方面的更大灵活性。USB连接器上的引脚的数目已增加，而USB连接器本身的尺寸已减小以实现电缆结合越来越薄的装置的使用。图1描绘展示与USB2.0、USB3.0及USB3.1装置兼容的USBType-C连接器100中的引脚的布置的示意图。引脚A1、A12、B1及B12均提供接地连接。引脚A2、A3、A10、A11、B2、B3、B10及B11用于10Gbps的USB3.1超高速通信，而引脚A6、A7、B6、B7用于480Mbps的USB2.0高速通信。VBUS引脚A4、A9、B4、B9可提供高达20VDC的协商电源。CC引脚A5、B5用于电力输送通信，且还可提供5V电源以对经电子标记的Type-C电缆内的集成电路供电，而边带使用(SBU)引脚A8及B8可在交替模式下用于Type-C电缆。鉴于USBType-C连接器的小形状因数结合不可控制的因素，例如，电缆插入到USBType-C连接器中的角度、电缆本身的质量以及USB连接器或插头的可能污染，每个5VCC引脚与20VVBUS引脚相邻的事实意味着必须保护与CC引脚相关联的5V电路以防与较高电压的VBUS引脚短路。已在早期版本的USB中工作的解决方案未提供所需的保护级别，对通信协议提供超过可容忍的程度的干扰，或具有额外的电阻及/或泄漏问题。需要进一步的改进。
技术实现思路
所描述的实施例提供针对短路的至少三个级别的保护。在第一级别的保护中，每个受保护路径中的阻塞晶体管(也被称为阻塞场效应晶体管(BFET))由齐纳二极管保护，以防止硬短路对栅极氧化物的损坏，例如，具有大于22V/10ns的边缘速率。在第二级别的保护中，当检测到过多的反向电流时，使用快速反向电流保护(RCP)比较器来触发关断BFET；关断在小于100ns的时间内发生以防止装置损坏。在第三级别的保护中，过电压保护(OVP)比较器将CC引脚上的电压与相对于接地设置的参考电压进行比较，且可在其中例如边缘速率小于22V/100μs的软短路情况下触发BFET关断，且RCP比较器可能不跳闸或跳闸不够快。每个BFET还可通过耦合到阻塞FET的栅极的电量耗尽晶体管来关断，其中当主机装置上的电池无法供应电力给保护电路时，电量耗尽晶体管将相应阻塞FET的栅极耦合到接地；电量耗尽电路通过从CC线路上的短路汲取电力来提供这种保护。也在动态热插拔保持关断电路(keep-offcircuit)中描述保护，所述动态热插拔保持关断电路提供多个路径来在短路期间耦合热插拔场效应晶体管(HSFET)的栅极及源极，以保护栅极氧化物；这些路径不对CC线路上发生的通信造成干扰。在一个方面中，描述USBType-C/PD控制器芯片的实施例。USBType-C/PD控制器芯片包含：第一引脚，其用于耦合以从主机装置接收第一电压；第二引脚，其用于耦合以接收第二电压；第三引脚，其用于耦合到USB连接器的配置控制(CC)引脚；VCONN电源电路，其经耦合以选择性地将第一电压传递至第三引脚，所述VCONN电源电路包括与热插拔场效应晶体管(HSFET)串联耦合在第一引脚与第三引脚之间的第一阻塞场效应晶体管(BFET)，以及阳极到阳极耦合在HSFET的源极与栅极之间的第一齐纳二极管及第二齐纳二极管；电缆检测电路，其包括耦合在第二引脚与第三引脚之间的第二BFET，以及耦合在第二BFET的栅极与下部轨道之间的第三齐纳二极管；及电力输送物理层电路，其包括接收器及发射器，所述接收器通过第三BFET耦合到第三引脚，发射器通过第四BFET耦合到第三引脚，第四齐纳二极管耦合在第三BFET的栅极与下部轨道之间且第五齐纳二极管耦合在第四BFET的栅极与下部轨道之间。在另一方面中，描述用于通用串行总线(USB)Type-C/电力输送(PD)控制器芯片的VCONN电源电路中的热插拔场效应晶体管(HSFET)的动态热插拔保持关断电路的实施例，所述控制器芯片具有用于耦合到电源的第一引脚及用于耦合到USB连接器的CC引脚的第二引脚。动态热插拔保持关断电路包含：第一齐纳二极管及第二齐纳二极管，其阳极到阳极耦合在HSFET的源极与栅极之间；第一P型金属氧化物硅(PMOS)晶体管，其包括耦合到HSFET的源极的源极及耦合在第一及第二齐纳二极管的阳极之间的漏极；及第二PMOS晶体管，其与第三PMOS晶体管串联耦合在HSFET的源极与栅极之间。附图说明图1描绘根据一个实施例的可耦合到USB控制器的USBType-C/PD连接器的实例。图2描绘根据一个实施例的USBType-C/PD控制器芯片的一部分的实施方案。图3描绘根据一个实施例的用于USBType-C/PD控制器芯片的VCONN模块中的HSFET的动态热插拔保持关断电路的实施方案。图4描绘可与所描述的USBType-C/PD控制器的实施例一起使用的电量耗尽下拉发电机的实施方案。图5A说明根据一个实施例的在硬短路期间图2的USB控制器芯片上的若干信号。图5B说明根据一个实施例的在软短路期间图2的USB控制器芯片上的若干信号。图6演示由图2的USB控制器芯片提供的通信信号满足USBPD规格的信号要求。图7描绘可考虑用于USB控制器中以关断HSFETMN2的电路，但所述电路不满足用于在CC线路上通信的要求。图8描绘用于USB控制器的早期版本的CC引脚的保护电路。图9描绘与USBType-C/PD控制器一起使用的保护芯片。具体实施方式在附图中，相似的附图标记指示相似的元件。如本文所使用的，术语“耦合(couple或couples)”意指间接或直接电连接，除非限定为可包括无线连接的“可通信地耦合”。因此，如果第一装置耦合到第二装置，那么所述连接可通过直接电连接，或者通过经由其它装置及连接的间接电连接。图2描绘USBType-C/PD控制器芯片200的一部分，所述控制器芯片含有与控制CC线路的配置控制相关联的电路。配置控制用于配置新连接，且还可用于将电力传输到驻留在USBType-C电缆内部的电子芯片。在操作中，USBType-C/PD控制器芯片200可安装在主机装置(未具体展示)中，所述主机装置可为被设计来向另一装置提供电力及可能的数据、从另一装置接收电力及可能的数据或通过USBType-C电缆(未具体展示)同时提供及接收电力/数据的任何类型的电子装置。例如，主机装置可包含但不限于充电器、台式计算机、膝上型计算机、平板电脑、移动电话、扬声器、麦克风、键盘、电子书阅读器、便携式多媒体播放器(PMP)、MP3播放器、移动医疗装置、相机、可穿戴装置等。在图2中展示的USBType-C/PD控制器芯片200的部分中，说明三个引脚：第一引脚201可耦合本文档来自技高网...

【技术保护点】
1.一种通用串行总线USB Type-C/电力输送PD控制器芯片，其包括：/n第一引脚，其用于耦合以从主机装置接收第一电压；/n第二引脚，其用于耦合以接收第二电压；/n第三引脚，其用于耦合到USB连接器的配置控制CC引脚；/nVCONN电源电路，其经耦合以选择性地将所述第一电压传递到所述第三引脚，所述VCONN电源电路包括与热插拔场效应晶体管HSFET串联耦合在所述第一引脚与所述第三引脚之间的第一阻塞场效应晶体管BFET，以及阳极到阳极耦合在所述HSFET的源极与栅极之间的第一齐纳二极管及第二齐纳二极管；/n电缆检测电路，其包括耦合在所述第二引脚与所述第三引脚之间的第二BFET，以及耦合在所述第二BFET的栅极与下部轨道之间的第三齐纳二极管；及/n电力输送物理层电路，其包括接收器及发射器，所述接收器通过第三BFET耦合到所述第三引脚，所述发射器通过第四BFET耦合到所述第三引脚，第四齐纳二极管耦合在所述第三BFET的栅极与所述下部轨道之间且第五齐纳二极管耦合在所述第四BFET的栅极与所述下部轨道之间。/n

【技术特征摘要】
【国外来华专利技术】20180417 US 15/955,2141.一种通用串行总线USBType-C/电力输送PD控制器芯片，其包括：
第一引脚，其用于耦合以从主机装置接收第一电压；
第二引脚，其用于耦合以接收第二电压；
第三引脚，其用于耦合到USB连接器的配置控制CC引脚；
VCONN电源电路，其经耦合以选择性地将所述第一电压传递到所述第三引脚，所述VCONN电源电路包括与热插拔场效应晶体管HSFET串联耦合在所述第一引脚与所述第三引脚之间的第一阻塞场效应晶体管BFET，以及阳极到阳极耦合在所述HSFET的源极与栅极之间的第一齐纳二极管及第二齐纳二极管；
电缆检测电路，其包括耦合在所述第二引脚与所述第三引脚之间的第二BFET，以及耦合在所述第二BFET的栅极与下部轨道之间的第三齐纳二极管；及
电力输送物理层电路，其包括接收器及发射器，所述接收器通过第三BFET耦合到所述第三引脚，所述发射器通过第四BFET耦合到所述第三引脚，第四齐纳二极管耦合在所述第三BFET的栅极与所述下部轨道之间且第五齐纳二极管耦合在所述第四BFET的栅极与所述下部轨道之间。


2.根据权利要求1所述的控制器芯片，其进一步包括：
第一反向电流保护比较器，其经耦合以接收所述第一电压并从所述第三引脚接收第三电压，并响应于确定所述第三电压大于所述第一电压而起始关断所述第一BFET；及
第二反向电流保护比较器，其经耦合以接收所述第二电压及所述第三电压，并响应于确定所述第三电压大于所述第二电压而起始关断所述第二、第三及第四BFET。


3.根据权利要求2所述的控制器芯片，其进一步包括：
第一过电压保护比较器，其经耦合以将所述第三电压与第一参考电压进行比较，并响应于确定所述第三电压大于所述第一参考电压而起始关断所述第一BFET及所述HSFET；及
第二过电压保护比较器，其经耦合以将所述第三电压与第二参考电压进行比较，并响应于确定所述第三电压大于所述第二参考电压而起始关断所述第二、第三及第四BFET。


4.根据权利要求3所述的控制器芯片，其进一步包括：
第一电量耗尽下拉晶体管，其耦合在所述第一BFET的栅极与所述下部轨道之间；
第二电量耗尽下拉晶体管，其耦合在所述第二BFET的栅极与所述下部轨道之间；
第三电量耗尽下拉晶体管，其耦合在所述第三BFET的栅极与所述下部轨道之间，及
第四电量耗尽下拉晶体管，其耦合在所述第四BFET的栅极与所述下部轨道之间，所述第一、第二、第三及第四电量耗尽下拉晶体管中的每一个经耦合以接收电量耗尽下拉信号。


5.根据权利要求4所述的控制器芯片，其中所述VCONN电源电路进一步包括第一PMOS晶体管，所述第一PMOS晶体管具有耦合到所述HSFET的所述源极的源极，以及耦合在所述第一及第二齐纳二极管之间的漏极。


6.根据权利要求5所述的控制器芯片，其中所述VCONN电源电路进一步包括与第三PMOS晶体管串联耦合在所述HSFET的所述源极与所述栅极之间的第二PMOS晶体管。


7.根据权利要求6所述的控制器芯片，其进一步包括电量耗尽下拉发电机，所述电量耗尽下拉发电机耦合到所述第三引脚，且经进一步耦合以在所述第一电...

【专利技术属性】
技术研发人员：R·穆霍帕德亚，P·沙阿，V·J·梅内塞斯，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US