时间同步分配输入接口电路及其延时补偿的方法技术

一种时间同步分配输入接口电路及其延时补偿的方法、控制模块和计算机可读存储介质，其中，所述时间同步分配输入接口电路，包括电平转换器、锁相环PPL模块和控制模块，还包括：第一选择器和第二选择器，所述第一选择器用于根据所述控制模块的控制，在延时测量阶段，将所述PPL模块输出的参考测量时钟信号输入至所述电平转换器，在工作阶段，将秒脉冲1PPS信号输入至所述电平转换器；所述第二选择器用于根据所述控制模块的控制，在延时测量阶段，将所述电平转换器输出的信号输出至所述PPL模块的第二测量端，在工作阶段，将所述电平转换器输出的信号输出至所述PPL模块的工作端。

【技术实现步骤摘要】
时间同步分配输入接口电路及其延时补偿的方法
本文涉及但不限于一种时间同步分配输入接口电路及其延时补偿的方法、控制模块和计算机可读存储介质。
技术介绍
对于下一代移动通信，即5G对于高精度时间同步网络提出更高需求，在网络的某些节点，比如回传网，前传网等承载网络，单节点设备同步需求相对于时间源达到ns甚至亚ns级。对于同步网络中的节点设备，设备包含传统的1PPS(1PulsePerSecond，秒脉冲)，TOD(timeofday，日时间)的RS-422电平接口的时间同步分配接口电路。这个接口电路在G.703以及G.8271等规范里有明确规定，设备接入电路的方框示意图参照图1，422电平转换器与PLL(PhaseLockedLoop，锁相环)模块相连，控制模块与PLL模块相连，所述422电平转换器将422电平转换为LVCMOS电平，以便适配PLL模块。一般使用1PPS的上升边沿象征整秒的对齐。这个方案中，422电平转换器的延时波动较大，该类转换器的延时波动可达到7ns左右，对于422电平转换器的延时通常使用数据手册的典型值代替，并不考虑实际的器件批次等差异，导致延迟补偿不准确，误差较大，这对5G端到端的时间同步精度带来较大损伤。同时，根据温度不同，器件的延时也存在2ns左右的波动，无法满足高精度时间同步的要求。
技术实现思路
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。本专利技术实施例提供了一种时间同步分配输入接口电路及其延时补偿的方法、控制模块和计算机可读存储介质，以减少延时误差。本专利技术实施例提供了一种时间同步分配输入接口电路，包括电平转换器、锁相环PPL模块和控制模块，还包括：第一选择器和第二选择器，所述第一选择器、所述电平转换器、所述第二选择器和所述PPL模块依次相连，所述PPL模块与所述第一选择器相连，所述控制模块与所述第一选择器、所述第二选择器和所述PPL模块相连，其中：所述第一选择器用于根据所述控制模块的控制，在延时测量阶段，将所述PPL模块输出的参考测量时钟信号输入至所述电平转换器，在工作阶段，将秒脉冲1PPS信号输入至所述电平转换器；所述电平转换器用于将所述第一选择器输出的信号进行电平转换；所述第二选择器用于根据所述控制模块的控制，在延时测量阶段，将所述电平转换器输出的信号输出至所述PPL模块的第二测量端，在工作阶段，将所述电平转换器输出的信号输出至所述PPL模块的工作端；所述PPL模块用于输出系统时钟信号和参考测量时钟信号，所述参考测量时钟信号环回输入至所述PPL模块的第一测量端；所述控制模块用于控制所述第一选择器、第二选择器和PPL模块进行延时测量及根据延时测量得到的延时数据进行延时补偿。本专利技术实施例还提供一种时间同步分配输入接口电路延时补偿的方法，包括：通过比较PPL模块的第一输入信号和第二输入信号进行延时测量，确定延时数据，其中，所述第一输入信号为所述PPL模块输出的参考测量时钟信号环回输入至所述PPL模块的信号，所述第二输入信号为所述PPL模块输出的参考测量时钟信号依次经过第一选择器、电平转换器和第二选择器，输入至所述PPL模块的信号；根据所述延时数据进行延时补偿。本专利技术实施例还提供一种控制模块，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现所述时间同步分配输入接口电路延时补偿的方法。本专利技术实施例还提供一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行所述时间同步分配输入接口电路延时补偿的方法。本专利技术实施例的时间同步分配输入接口电路，包括电平转换器、PPL模块和控制模块，还包括：第一选择器和第二选择器，所述第一选择器、所述电平转换器、所述第二选择器和所述PPL模块依次相连，所述PPL模块与所述第一选择器相连，所述控制模块与所述第一选择器、所述第二选择器和所述PPL模块相连，其中：所述第一选择器用于根据所述控制模块的控制，在延时测量阶段，将所述PPL模块输出的参考测量时钟信号输入至所述电平转换器，在工作阶段，将1PPS信号输入至所述电平转换器；所述电平转换器用于将所述第一选择器输出的信号进行电平转换；所述第二选择器用于根据所述控制模块的控制，在延时测量阶段，将所述电平转换器输出的信号输出至所述PPL模块的第二测量端，在工作阶段，将所述电平转换器输出的信号输出至所述PPL模块的工作端；所述PPL模块用于输出系统时钟信号和参考测量时钟信号，所述参考测量时钟信号环回输入至所述PPL模块的第一测量端；所述控制模块用于控制所述第一选择器、第二选择器和PPL模块进行延时测量及根据延时测量得到的延时数据进行延时补偿。通过本专利技术实施例，可以实时对时间同步分配输入接口电路进行延时测量和延时补偿，使得传统1PPS的时间同步接口电路的延时误差降低约两个数量级；使得系统外同步时间接口分配电路的延时误差不再成为整个设备同步指标的瓶颈。在阅读并理解了附图和详细描述后，可以明白其他方面。附图说明图1是传统的时间同步分配输入接口电路的示意图；图2是本专利技术实施例的时间同步分配输入接口电路的示意图；图3是本专利技术实施例的时间同步分配输入接口电路延时补偿的方法的流程图。具体实施方式下文中将结合附图对本专利技术的实施例进行详细说明。在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。本专利技术实施例涉及在时间同步分配网络节点设备中，对于系统节点设备，时间同步分配输入接口电路(1PPS电平转换)及其延时自动测量(误差100ps以下)和延时补偿，消除电平转换器的因为批次，电压，温度等导致的误差，包括但不限于通信，工业，物联网等领域。本专利技术实施例可以应用于对于时间同步分配网络较为严苛的环境，比如移动5G的前传网，以及延时同步敏感的物联网等。如图2所示，本专利技术实施例的时间同步分配输入接口电路，包括：第一选择器11、电平转换器12、第二选择器13、PPL模块14和控制模块15，所述第一选择器11、所述电平转换器12、所述第二选择器13和所述PPL模块14依次相连，所述PPL模块14与所述第一选择器11相连，所述控制模块15与所述第一选择器11、所述第二选择器13和所述PPL模块14相连。所述第一选择器11用于根据所述控制模块15的控制，在延时测量阶段，将所述PPL模块14输出的参考测量时钟信号输入至所述电平转换器12，在工作阶段，将1PPS信号(1PPS_422)输入至所述电平转换器12。所述第一选择器11可以是输入二选一的选择器，根据控制模块15的控制选择不同的输入。所述电平转换器12用于将所述第一选择器11输出的信号(Clka)进行电平转换。所述电平转换器12通常位于主控卡上，将422电平转换为LVC本文档来自技高网...

【技术保护点】
1.一种时间同步分配输入接口电路，包括电平转换器、锁相环PPL模块和控制模块，其特征在于，还包括：第一选择器和第二选择器，所述第一选择器、所述电平转换器、所述第二选择器和所述PPL模块依次相连，所述PPL模块与所述第一选择器相连，所述控制模块与所述第一选择器、所述第二选择器和所述PPL模块相连，其中：/n所述第一选择器用于根据所述控制模块的控制，在延时测量阶段，将所述PPL模块输出的参考测量时钟信号输入至所述电平转换器，在工作阶段，将秒脉冲1PPS信号输入至所述电平转换器；/n所述电平转换器用于将所述第一选择器输出的信号进行电平转换；/n所述第二选择器用于根据所述控制模块的控制，在延时测量阶段，将所述电平转换器输出的信号输出至所述PPL模块的第二测量端，在工作阶段，将所述电平转换器输出的信号输出至所述PPL模块的工作端；/n所述PPL模块用于输出系统时钟信号和参考测量时钟信号，所述参考测量时钟信号环回输入至所述PPL模块的第一测量端；/n所述控制模块用于控制所述第一选择器、第二选择器和PPL模块进行延时测量及根据延时测量得到的延时数据进行延时补偿。/n

【技术特征摘要】
1.一种时间同步分配输入接口电路，包括电平转换器、锁相环PPL模块和控制模块，其特征在于，还包括：第一选择器和第二选择器，所述第一选择器、所述电平转换器、所述第二选择器和所述PPL模块依次相连，所述PPL模块与所述第一选择器相连，所述控制模块与所述第一选择器、所述第二选择器和所述PPL模块相连，其中：
所述第一选择器用于根据所述控制模块的控制，在延时测量阶段，将所述PPL模块输出的参考测量时钟信号输入至所述电平转换器，在工作阶段，将秒脉冲1PPS信号输入至所述电平转换器；
所述电平转换器用于将所述第一选择器输出的信号进行电平转换；
所述第二选择器用于根据所述控制模块的控制，在延时测量阶段，将所述电平转换器输出的信号输出至所述PPL模块的第二测量端，在工作阶段，将所述电平转换器输出的信号输出至所述PPL模块的工作端；
所述PPL模块用于输出系统时钟信号和参考测量时钟信号，所述参考测量时钟信号环回输入至所述PPL模块的第一测量端；
所述控制模块用于控制所述第一选择器、第二选择器和PPL模块进行延时测量及根据延时测量得到的延时数据进行延时补偿。


2.如权利要求1所述的时间同步分配输入接口电路，其特征在于，所述第一选择器和第二选择器为继电器开关。


3.如权利要求1所述的时间同步分配输入接口电路，其特征在于，
所述参考测量时钟信号环回输入至所述PPL模块的第一测量端的线路与所述参考测量时钟信号输入至所述第一选择器的线路等长；
所述第二选择器将所述电平转换器输出的信号输出至所述PPL模块的第二测量端的线路与所述第二选择器将所述电平转换器输出的信号输出至所述PPL模块的工作端的线路等长。


4.一种时间同步分配输入接口电路延时补偿的方法，包括：
通过比较PPL模块的第一输入信号和第二输入信号进行延时测量，确定延时数据，其中，所述第一输入信号为所述PPL模块输出的参考测量时钟信号环回输入至所述PPL模块的信号，所述第二输入信号为所述PPL模块输出的参考测...

【专利技术属性】
技术研发人员：刘伟，严亮，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东;44