【技术实现步骤摘要】
一种提高峰值功率测量触发动态范围的FPGA数字电路及方法
本专利技术属于峰值功率测量领域，更具体地，涉及一种提高峰值功率测量触发动态范围的FPGA数字电路及方法。
技术介绍
针对被测信号的内触发技术已经被广泛应用于微波峰值功率的测量中，稳定的内触发可以为后期波形叠加而提高测量准确度和为波形的稳定显示提供保障。目前的内触发技术主要包括两种：模拟触发和数字触发。模拟触发通过将被测信号与DAC设置的标准触发电平同时送入模拟比较器正负输入端进行比较，产生与被测信号同步的触发信号供数字电路使用；数字触发通过对被测信号数字化后的ADC的值与标准触发电平对应的ADC的值进行数字比较，给出与被测信号同步的触发信号。现有的两种内触发方案，均存在一定的缺点：对于模拟触发方案，模拟信号受外界噪声和干扰影响大，无论是检波后的被测信号还是DAC设置的标准触发电平都极易受到噪声和干扰的影响而出现误触发或触发不到的情况，当检波后被测信号越接近噪声水平时，内触发失真越为严重；对于数字触发方案，使用单一的标准触发电平对应的ADC参与数字比较，...
【技术保护点】
1.一种提高峰值功率测量触发动态范围的FPGA数字电路，其特征在于：包括：/n上升沿触发模块，用于完成上升沿触发信号的获取；/n下降沿触发模块，用于完成下降沿触发信号的获取；/n沿选择模块，用于接收上升沿触发信号和下降沿触发信号，实现触发信号的选择功能。/n
【技术特征摘要】
1.一种提高峰值功率测量触发动态范围的FPGA数字电路，其特征在于：包括：
上升沿触发模块，用于完成上升沿触发信号的获取；
下降沿触发模块，用于完成下降沿触发信号的获取；
沿选择模块，用于接收上升沿触发信号和下降沿触发信号，实现触发信号的选择功能。
2.如权利要求1所述的一种提高峰值功率测量触发动态范围的FPGA数字电路，其特征在于，所述上升沿触发模块包括：带复位功能的第一比较器和第二比较器；
所述第一比较器的输入信号包括：复位信号、上位机设置的上升沿触发使能ADC的值、采集得到的信号ADC的值及系统时钟信号；所述第一比较器的输出信号为复位信号，与第二比较器的输入端相连；
所述第二比较器的输入信号包括：复位信号、上位机设置的上升沿触发ADC的值及采集得到的信号ADC的值；所述第二比较器的输出信号为最终产生的上升沿触发信号，同时也作为复位信号，反馈到第一比较器的输入端；
所述上升沿触发模块内部的时序变化均在系统时钟信号的控制下。
3.如权利要求1所述的一种提高峰值功率测量触发动态范围的FPGA数字电路，其特征在于，所述下降沿触发模块包括：带复位功能的第三比较器和第四比较器；
所述第三比较器的输入信号包括：复位信号、上位机设置的下降沿触发使能ADC的值、采集得到的信号ADC的值及系统时钟信号；所述第三比较器的输出信号为复位信号，与第四比较器的输入端相连；
所述第四比较器的输入信号包括：复位信号、上位机设置的下降沿触发ADC的值及采集得到的信号ADC的值；所述第四比较器的输出信号为最终产生的下降沿触发信号，同时也作为复位信号，反馈到第三比较器的输入端；
所述下降沿触发模块内部的时序变化均在系统时钟信号的控制下。
4.如权利要求1所述的一种提高峰值功率测量触发动态范围的FPGA数字电路，其特征在于，所述沿选择模块包括：缓冲器、第一单刀双掷开关和第二单刀双掷开关；
所述缓冲器的输入端与上位机设置的沿选择信号相连，输出端与第一单刀双掷开关和第二单刀双掷开关相连，控制二者的开合投向；
所述第一单刀双掷开关可分别投向第一静触点、第二静触点，并连接触发沿信号的输出端；
所述第二单刀双掷开关可分别投向第一静触点、第二静触点，并连接非触发沿信号的输出端；
所述沿选择模块内部的时序变化均在系统时钟信号的控制下。
5.如权利要求1所述的一种提高峰值功率测量触发动态范围的FPGA数字电路，其特征在于，在上升沿触发模块中，当第一比较器的复位信号为1时，第一比较器复位其输出，当复位信号为0时，比较采集得到的信号ADC的值和上位机...
【专利技术属性】
技术研发人员：苏发，刘元商，李强，陈兴腾，殷大鹏，李金山，冷朋，徐达旺，
申请(专利权)人：中电科仪器仪表有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。