【技术实现步骤摘要】
移位寄存器及其驱动方法、栅极驱动电路、显示装置
本申请涉及显示
，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路、显示装置。
技术介绍
GOA(GateDriverOnArray，阵列基板行驱动)电路是一种用于对栅极信号线(Gate线)进行逐行扫描驱动的一项技术。利用GOA技术将栅极驱动电路集成在显示面板的阵列基板上，可以降低显示面板的生产成本和制作工艺的难度。利用GOA技术集成在阵列基板上的栅极驱动电路也称为移位寄存器。
技术实现思路
本申请的实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，可以解决第一输入子电路中与输入信号端电连接的晶体管的驱动负载较大的问题。为达到上述目的，本申请的实施例采用如下技术方案：第一方面、提供一种移位寄存器，该移位寄存器包括：第一输入子电路、第一输出子电路、第二输入子电路以及第二输出子电路；其中，第一输入子电路，与第一时钟信号端、第一电压端、输入信号端电连接；所述第一输入子电路配置为，在来自所述第一时钟信号端的信号以及所述第一电压端的信...
【技术保护点】
1.一种移位寄存器，其特征在于，包括：/n第一输入子电路，与第一时钟信号端、第一电压端、输入信号端电连接；所述第一输入子电路配置为，在来自所述第一时钟信号端的信号以及所述第一电压端的信号的控制下，将所述输入信号端的输入信号输出；/n第一输出子电路，与所述第一输入子电路、第二时钟信号端、输出端电连接；所述第一输出子电路配置为，接收所述第一输入子电路的输出信号，并在来自所述第一输入子电路的输出信号的控制下，将所述第二时钟信号端的信号传输至所述输出端；/n第二输入子电路，与所述第一时钟信号端、第一电压端以及第二电压端电连接；所述第二输入子电路配置为，在来自所述第一时钟信号端的控制...
【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：
第一输入子电路，与第一时钟信号端、第一电压端、输入信号端电连接；所述第一输入子电路配置为，在来自所述第一时钟信号端的信号以及所述第一电压端的信号的控制下，将所述输入信号端的输入信号输出；
第一输出子电路，与所述第一输入子电路、第二时钟信号端、输出端电连接；所述第一输出子电路配置为，接收所述第一输入子电路的输出信号，并在来自所述第一输入子电路的输出信号的控制下，将所述第二时钟信号端的信号传输至所述输出端；
第二输入子电路，与所述第一时钟信号端、第一电压端以及第二电压端电连接；所述第二输入子电路配置为，在来自所述第一时钟信号端的控制下，将所述第一电压端的信号输出；
第二输出子电路，与所述第二输入子电路、第二电压端以及输出端电连接；所述第二输出子电路配置为，接收所述第二输入子电路的输出信号，并在来自所述第二输入子电路的输出信号的控制下，将所述第二电压端的信号输出至所述输出端。
2.根据权利要求1所述的移位寄存器，其特征在于，所述第二输入子电路包括：
第一晶体管，所述第一晶体管的栅极与所述第一时钟信号端电连接，所述第一晶体管的第一极与所述第一电压端电连接；
第二晶体管，所述第二晶体管的栅极与所述输出端电连接，所述第二晶体管的第一极与所述第一晶体管的第二极电连接，所述第二晶体管的第二极与所述第二电压端电连接。
3.根据权利要求1所述的移位寄存器，其特征在于，所述第一输入子电路包括：
第三晶体管，所述第三晶体管的栅极与所述第一时钟信号端电连接，所述第三晶体管的第一极与所述输入信号端电连接，所述第三晶体管的第二极与所述第一输出子电路电连接。
4.根据权利要求3所述的移位寄存器，其特征在于，所述第一输入子电路还包括：
第四晶体管，所述第四晶体管的栅极与所述第一电压端电连接，所述第四晶体管的第一极与所述第三晶体管的第二极电连接，所述第四晶体管的第二极与所述第一输出子电路电连接。
5.根据权利要求1-4任一项所述的移位寄存器，其特征在于，还包括：
第三输入子电路，与所述第一输入子电路、所述第二输入子电路、所述第二时钟信号端以及所述第二电压端电连接；所述第三输入子电路配置为，在来自所述第二输入子电路的输出信号以及第二时钟信号端的信号的控制下，将所述第二电压端的信号传输至所述第一输入子电路。
6.根据权利要求5所述的移位寄存器，其特征在于，所述第三输入子电路包括：
第五晶体管，所述第五晶体管的栅极与所述第二时钟信号端电连接，所述第五晶体管的第一极与...
【专利技术属性】
技术研发人员：羊振中，詹裕程，刘卫，马炜涛，杨波，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。