一种快速响应的数字低压差稳压器制造技术

本发明专利技术公开了一种快速响应的数字低压差稳压器，涉及新一代信息技术。针对现有技术中瞬态响应问题提出本方案，包括：粗调节移位寄存器、粗调PMOS功率管阵列、细调节移位寄存器、细调PMOS功率管阵列、电压死区逻辑单元、第一比较器、电流缓冲器以及带有开关补偿电阻的高通网络；以及对应组成的粗调节数字环路、细调节数字环路和增强型模拟辅助环路。优点在于，在低工作电压中实现快速的瞬态响应。在瞬态响应中，增强型模拟辅助环路可以抽取更多粗调PMOS功率管阵列的栅极电容上的电荷，降低栅极电压，获得更多的瞬态补偿电流，防止输出电压出现大的过冲和下冲。稳定状态下，来自粗调PMOS功率管阵列和细调PMOS功率管阵列的漏极电流之和与负载电流相匹配。

【技术实现步骤摘要】
一种快速响应的数字低压差稳压器
本专利技术涉及一种数字稳压器，尤其涉及一种快速响应的数字低压差稳压器。
技术介绍
低压差线性稳压器(LDO)在现代IC设计中发挥着举足轻重的作用，系统的低噪声和稳定的电压调节能力需要LDO作为支撑。最近，完全集成的LDO被广泛用于现代SoC中，以向不同的功能模块分配不同的电压。当电源电压下降至近阈值电压水平时，传统的模拟LDO(ALDO)的性能将下降，这是由于ALDO里的模拟误差放大器难以实现高环路增益。而近年提出的数字LDO(DLDO)能够更好的工作在低的电源电压下，此外，较好的工艺可迁移性、良好的系统稳定性和不错的PVT抗干扰性使它们更适合细粒度的电源管理系统设计。DLDO主要由时钟比较器，数字控制器和PMOS开关阵列组成。在传统的DLDO中，如图1所示，数字控制器是一组串行的移位寄存器。PMOS开关阵列的栅极电压由来自移位寄存器并行输出的温度计型编码调节。但是，为了实现快速响应，需要使用较高频的时钟，而这会导致DLDO的功耗增加。为了应对这个速度与功耗的折衷，有学者提出了一种具有多位ADC的控制方案本文档来自技高网...

【技术保护点】
1.一种快速响应的数字低压差稳压器，其特征在于，包括：粗调节移位寄存器、粗调PMOS功率管阵列、细调节移位寄存器、细调PMOS功率管阵列、电压死区逻辑单元、第一比较器、电流缓冲器以及带有开关补偿电阻的高通网络；/n所述粗调节移位寄存器的输出端连接粗调PMOS功率管阵列的输入端，粗调PMOS功率管阵列输出端为电压输出端，电压输出端反馈至所述电压死区逻辑单元的输入端和所述第一比较器的输入端，电压死区逻辑单元的输出端与时钟信号通过与门接入所述粗调节移位寄存器的时钟输入端，第一比较器的输出端接入所述粗调节移位寄存器的信号选择端，形成粗调节数字环路；输出电压处于电压死区外时，第一比较器激活粗调节数字环路...

【技术特征摘要】
1.一种快速响应的数字低压差稳压器，其特征在于，包括：粗调节移位寄存器、粗调PMOS功率管阵列、细调节移位寄存器、细调PMOS功率管阵列、电压死区逻辑单元、第一比较器、电流缓冲器以及带有开关补偿电阻的高通网络；
所述粗调节移位寄存器的输出端连接粗调PMOS功率管阵列的输入端，粗调PMOS功率管阵列输出端为电压输出端，电压输出端反馈至所述电压死区逻辑单元的输入端和所述第一比较器的输入端，电压死区逻辑单元的输出端与时钟信号通过与门接入所述粗调节移位寄存器的时钟输入端，第一比较器的输出端接入所述粗调节移位寄存器的信号选择端，形成粗调节数字环路；输出电压处于电压死区外时，第一比较器激活粗调节数字环路；
所述细调节移位寄存器的输出端连接细调PMOS功率管阵列的输入端，细调PMOS功率管阵列输出端并入电压输出端，电压死区逻辑单元的输出端与时钟信号通过或门接入所述细调节移位寄存器的时钟输入端，第一比较器的输出端接入所述细调节移位寄存器的信号选择端，形成细调节数字环路；输出电压处于电压死区内时，第一比较器激活细调节数字环路；
所述的电流缓冲器前置一电容后连接所述粗调PMOS功率管阵列中的反相器电流输出端，所述的电流缓冲器后置另一电容后连接电压输出端，形成增强型模拟辅助环路；
所述的电压死区逻...

【专利技术属性】
技术研发人员：陈睿鹏，周绍林，吴朝晖，李斌，黄沫，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：广东;44