一种阵列基板、显示面板制造技术

本申请提供一种阵列基板、显示面板，该阵列基板包括多个子像素，每一子像素包括主区薄膜晶体管、次区薄膜晶体管以及共享薄膜晶体管。子像素包括主区和次区，对应主区设置有主像素电极，对应次区设置有次像素电极，子像素还包括与主像素电极以及次像素电极异层设置的公共电极。主区薄膜晶体管通过第一过孔与主像素电极电连接，次区薄膜晶体管通过第二过孔与次像素电极电连接，共享薄膜晶体管通过第三过孔与公共电极电连接；其中，第三过孔的孔径小于第一过孔以及第二过孔的孔径。本申请通过将原本贯穿有机保护层的第三过孔改为贯穿栅极绝缘层，从而减小第三过孔的孔径，进而提高像素的开口率和穿透率。

【技术实现步骤摘要】
一种阵列基板、显示面板
本申请涉及显示
，尤其涉及一种阵列基板、显示面板。
技术介绍
随着面板尺寸越来越大，背光也越来越大，这意味着背光发热会增加，可以通过提高面板的穿透率来减小背光的亮度，从而有效避免发热现象，即提升像素(pixel)的开口率，相应提高面板穿透率显得尤为必要。大尺寸高解析度意味着pixel的尺寸越来越小，开口区也随之变小。且人们对色偏的规格要求越来越高，对于VA产品，通常采用8畴显示，即通常要采用所谓的3Tor3Tplus结构,这意味着会占用更多的空间的同时会相应地牺牲部分开口区。而大尺寸背光产热严重，需要通过提高穿透率来有效避免这一现象的产生，但是，对于高解析度大尺寸高规格产品，提高穿透率变得很难。因此，现有技术存在缺陷，急需解决。
技术实现思路
本申请提供一种阵列基板、显示面板，能够提高高解析度大尺寸产品的像素开口率，从而提升穿透率以解决大尺寸背光产热严重的问题。为解决上述问题，本申请提供的技术方案如下：本申请提供一种阵列基板，包括阵列分布的子像素，每一所述子像素包括主区薄膜晶体管、次区薄膜晶体管以及共享薄膜晶体管；所述子像素包括主区和次区，对应所述主区设置有主像素电极，对应所述次区设置有次像素电极，所述子像素还包括与所述主像素电极以及所述次像素电极异层设置的公共电极；所述主区薄膜晶体管通过第一过孔与所述主像素电极电连接，所述次区薄膜晶体管通过第二过孔与所述次像素电极电连接，所述共享薄膜晶体管通过第三过孔与所述公共电极电连接；r>其中，所述第三过孔的孔径小于所述第一过孔以及所述第二过孔的孔径。在本申请的阵列基板中，所述阵列基板包括：基底；栅极，设置于所述基底上；栅极绝缘层，设置于所述栅极上；有源层，对应所述栅极设置于所述栅极绝缘层上；源/漏极，设置于所述有源层的两端，并与所述有源层的离子掺杂区接触；有机保护层，设置于所述源/漏极上；像素电极层，设置于所述有机保护层上，包括所述主像素电极和所述次像素电极；所述公共电极与所述栅极同层设置，所述第一过孔以及所述第二过孔贯穿所述有机保护层，所述第三过孔贯穿栅极绝缘层。在本申请的阵列基板中，一所述子像素对应设置有第一源极、第二源极、第一漏极以及第二漏极，其中，所述主区薄膜晶体管和所述次区薄膜晶体管共用所述第一源极，所述次区薄膜晶体管和所述共享薄膜晶体管共用所述第二漏极。在本申请的阵列基板中，同一所述子像素的所述主区和所述次区之间包括非显示区，所述主区薄膜晶体管、所述次区薄膜晶体管以及所述共享薄膜晶体管对应位于所述非显示区内，其中，所述第一过孔至少一部分位于所述主区内，所述第二过孔至少一部分位于所述次区内。在本申请的阵列基板中，所述主像素电极在所述阵列基板上的投影范围至少部分覆盖所述第一过孔在所述阵列基板上的投影范围，所述次像素电极在所述阵列基板上的投影范围至少部分覆盖所述第二过孔在所述阵列基板上的投影范围。在本申请的阵列基板中，所述主像素电极与所述次像素电极均包括主干电极和支干电极，所述第一过孔与所述第二过孔对应位于所述主干电极处。在本申请的阵列基板中，所述第一过孔与所述第二过孔沿所述非显示区的中心线对称设置。在本申请的阵列基板中，所述第三过孔至少一部分位于所述次区内。在本申请的阵列基板中，所述主像素电极与所述次像素电极在所述阵列基板上的投影范围至少部分覆盖所述公共电极在所述阵列基板上的投影范围。为解决上述问题，本申请还提供一种显示面板，包括如上所述的阵列基板。本申请的有益效果为：本申请提供的阵列基板、显示面板，其每个子像素包括主区薄膜晶体管、次区薄膜晶体管以及共享薄膜晶体管，主区薄膜晶体管通过第一过孔与主像素电极电连接，次区薄膜晶体管通过第二过孔与次像素电极电连接，共享薄膜晶体管通过第三过孔与公共电极电连接。本申请通过将原本贯穿有机保护层的第三过孔改为贯穿栅极绝缘层，从而减小第三过孔的孔径，进而提高像素的开口率和穿透率，因此便可解决背光热量较大的技术问题。附图说明下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。图1为传统的阵列基板上的子像素的结构示意图；图2为本申请实施例一提供的阵列基板上的子像素的结构示意图；图3为本申请实施例一提供的阵列基板沿第一/二过孔的剖面示意图；图4为本申请实施例一提供的阵列基板沿第三过孔的剖面示意图；图5为本申请实施例二提供的阵列基板上的子像素的结构示意图；图6为本申请实施例三提供的阵列基板上的子像素的结构示意图；图7为本申请提供的显示面板的结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在本申请的描述中，需要理解的是，术语“纵向”、“横向”、“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本申请中，“/”表示“或者”的意思。本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。以下请结合具体实施例对本申请的阵列基板进行详细描述。实施例一如图2所示，本申请的阵列基板包括阵列分布的子像素，需要说明的是，此处为了方便说明，图2中仅例举了一个子像素进行说明。每一所述子像素包括主区薄膜晶体管T1、次区薄膜晶体管T2以及共享薄膜晶体管T3。每个所述子像素包括主区10和次区20，同一所述子像素的所述主区10和所述次区20之间包括非显示区，所述主区薄膜晶体管T1、所述次区薄膜晶体管T2以及所述共享薄膜晶体管T3对应位于所述非显示区内。对应每一行所述子像素设置一条栅极线30，所述栅极线30位于所述主区10与所述次区20之间，对应每一列所述子像素设置一条数据线40，相邻两所述数据线40界定出像素边界。所述子像素对应所述主区10设置有主像素电极601，对应所述次区20设置有次像素电极602，所述子像素还包括与所述主像素电极601以及所述次像素电极602异层设置的公共电极50。本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括阵列分布的子像素，每一所述子像素包括主区薄膜晶体管、次区薄膜晶体管以及共享薄膜晶体管；/n所述子像素包括主区和次区，对应所述主区设置有主像素电极，对应所述次区设置有次像素电极，所述子像素还包括与所述主像素电极以及所述次像素电极异层设置的公共电极；/n所述主区薄膜晶体管通过第一过孔与所述主像素电极电连接，所述次区薄膜晶体管通过第二过孔与所述次像素电极电连接，所述共享薄膜晶体管通过第三过孔与所述公共电极电连接；/n其中，所述第三过孔的孔径小于所述第一过孔以及所述第二过孔的孔径。/n

【技术特征摘要】
1.一种阵列基板，其特征在于，包括阵列分布的子像素，每一所述子像素包括主区薄膜晶体管、次区薄膜晶体管以及共享薄膜晶体管；
所述子像素包括主区和次区，对应所述主区设置有主像素电极，对应所述次区设置有次像素电极，所述子像素还包括与所述主像素电极以及所述次像素电极异层设置的公共电极；
所述主区薄膜晶体管通过第一过孔与所述主像素电极电连接，所述次区薄膜晶体管通过第二过孔与所述次像素电极电连接，所述共享薄膜晶体管通过第三过孔与所述公共电极电连接；
其中，所述第三过孔的孔径小于所述第一过孔以及所述第二过孔的孔径。


2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括：
基底；
栅极，设置于所述基底上；
栅极绝缘层，设置于所述栅极上；
有源层，对应所述栅极设置于所述栅极绝缘层上；
源/漏极，设置于所述有源层的两端，并与所述有源层的离子掺杂区接触；
有机保护层，设置于所述源/漏极上；
像素电极层，设置于所述有机保护层上，包括所述主像素电极和所述次像素电极；
所述公共电极与所述栅极同层设置，所述第一过孔以及所述第二过孔贯穿所述有机保护层，所述第三过孔贯穿栅极绝缘层。


3.根据权利要求1所述的阵列基板，其特征在于，一所述子像素对应设置有第一源极、第二源极、第一漏极以及第二漏极，其中，所述主区薄膜晶体管和所述次区薄膜晶体管共用所述第一源极，所述次区薄膜晶...

【专利技术属性】
技术研发人员：奚苏萍，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44