一种基于时延的可重配PUF电路制造技术

本实用新型专利技术公开了一种基于时延的可重配PUF电路，其中：PUF时延模块包括4位寄存器reg0、n个串联时延单元和1位寄存器reg1；PUF测量模块包括1位寄存器reg2、结果比较器和D触发器；寄存器reg0的输入信号为PUF输入激励，寄存器reg0输出端与n个串联时延单元的输入端连接，串联时延单元的两个输出端分别与寄存器reg1、寄存器reg2的输入端连接，寄存器reg1的一路输出信号作为PUF时延模块的输出信号，寄存器reg1的另一路输出信号与寄存器reg2的输出信号分别连接结果比较器的两个输入端，结果比较器的输出端与D触发器的输入端连接，D触发器的输出信号为可重配PUF电路的输出信号。本实用新型专利技术具有简单易实现、较高的稳定性和随机性、硬件资源消耗少以及激励响应对数量多等特点。

【技术实现步骤摘要】
一种基于时延的可重配PUF电路
本技术涉及信息安全领域，尤其涉及一种基于时延的可重配PUF电路。
技术介绍
随着物联网和嵌入式技术的发展，越来越多的硬件设备安全问题受到研究人员的广泛关注。普遍的硬件设备由集成电路所构成，易受到侵入、伪造、复制等安全威胁。物理不可克隆函数(PUF)在2000年初期被提出，其利用了硅材料的物理特性以及IC在生产过程中出现的差异性作为每个芯片的唯一标识。由于IC在生产过程中的差异性，PUF不仅保证了芯片具有唯一性，同时也使其无法被有效地克隆。利用这个特征，PUF提供了安全的、具有鲁棒性的、低成本的机制来认证芯片。由于PUF不需要在非易失性存储器中存储密钥，可以将其应用在加密算法中，有效地防范了物理侵入类型的攻击。同时，PUF本身就具有良好的随机性，可以将其用作真随机数发生器的随机源。应用场景包括：移动设备、资源受限设备、RFID标签等。这些应用场景既要满足安全性要求，同时也要满足低成本的要求，所以PUF应用在以上场景是合适的。PUF概念从提出至今可以将其分为非电子PUF以及电子PUF两类。近年来，FPGA硬件本文档来自技高网...

【技术保护点】
1.一种基于时延的可重配PUF电路，其特征在于，该电路包括PUF时延模块、PUF测量模块和可配置信号模块；其中：/nPUF时延模块包括依次连接的一个4位寄存器reg0、n个串联时延单元和一个1位寄存器reg1；PUF测量模块包括依次连接的一个1位寄存器reg2、一个结果比较器和一个D触发器；可配置信号模块与每个时延单元均相连；PUF时延模块中4位寄存器reg0的输入信号为PUF输入激励，寄存器reg0输出端与n个串联时延单元的输入端连接，串联时延单元的两个输出端分别与寄存器reg1、寄存器reg2的输入端连接，寄存器reg1的一路输出信号作为PUF时延模块的输出信号，寄存器reg1的另一路输出...

【技术特征摘要】
1.一种基于时延的可重配PUF电路，其特征在于，该电路包括PUF时延模块、PUF测量模块和可配置信号模块；其中：
PUF时延模块包括依次连接的一个4位寄存器reg0、n个串联时延单元和一个1位寄存器reg1；PUF测量模块包括依次连接的一个1位寄存器reg2、一个结果比较器和一个D触发器；可配置信号模块与每个时延单元均相连；PUF时延模块中4位寄存器reg0的输入信号为PUF输入激励，寄存器reg0输出端与n个串联时延单元的输入端连接，串联时延单元的两个输出端分别与寄存器reg1、寄存器reg2的输入端连接，寄存器reg1的一路输出信号作为PUF时延模块的输出信号，寄存器reg1的另一路输出信号与寄存器reg2的输出信号分别连接结果比较器的两个输入端，结果比较器的输出端与D触发器的输入端连接，D触发器的输出信号为可重配PUF电路的输出信号。


2.根据权利要求1所述的基于时延的可重配PUF电路，其特征在于，每个...

【专利技术属性】
技术研发人员：唐明，刘树波，乔彦淇，
申请(专利权)人：武汉大学，
类型：新型
国别省市：湖北;42