【技术实现步骤摘要】
用于制造半导体倒装芯片封装的方法
本公开涉及用于制造半导体倒装芯片封装的方法，并且涉及半导体倒装芯片封装。具体地，本公开涉及制造其中衬底是互连衬底或引线框架的半导体倒装芯片封装。
技术介绍
在半导体封装中，关于低寄生电感和电容以及短互连的良好电性能的要求已导致将倒装芯片封装添加到许多封装平台路线图。倒装芯片安装是用已沉积到管芯焊盘上的焊料凸块将半导体管芯连接到衬底(例如电路板或另一管芯)的方法。焊料凸块沉积在半导体管芯的顶表面上的管芯焊盘上。为了将管芯安装到衬底，将管芯翻转使得其顶表面面向下，并且对准使得其焊盘与衬底上的匹配焊盘对准。最后，将焊料凸块回流以完成互连。无论将倒装芯片凸起的管芯固定在哪种类型的衬底上，已知这些倒装芯片技术提供了优良的电性能以及还有小的形状因数。
技术实现思路
本公开的第一方面涉及用于制造半导体倒装芯片封装的方法，所述方法包括：提供互连衬底，尤其是模制互连衬底(MIS)，所述互连衬底包括第一主面、与第一主面相对的第二主面以及设置在第一主面上的一个或多个导电结构；在导电结构中的至少...
【技术保护点】
1.一种用于制造半导体倒装芯片封装的方法(200)，所述方法包括：/n提供引线框架，所述引线框架包括管芯焊盘和/或一个或多个引线(210)；/n在所述管芯焊盘之上和/或所述引线中的一个或多个之上形成一个或多个柱(220)；/n提供半导体管芯，所述半导体管芯在其主面上包括一个或多个接触焊盘(230)；/n将所述半导体管芯附接到所述管芯焊盘，使得所述接触焊盘中的至少一个与所述柱中的一个连接(240)；以及/n将包封物施加到所述管芯焊盘、所述引线和所述半导体管芯(250)。/n
【技术特征摘要】
20190606 DE 102019115369.71.一种用于制造半导体倒装芯片封装的方法(200)，所述方法包括：
提供引线框架，所述引线框架包括管芯焊盘和/或一个或多个引线(210)；
在所述管芯焊盘之上和/或所述引线中的一个或多个之上形成一个或多个柱(220)；
提供半导体管芯，所述半导体管芯在其主面上包括一个或多个接触焊盘(230)；
将所述半导体管芯附接到所述管芯焊盘，使得所述接触焊盘中的至少一个与所述柱中的一个连接(240)；以及
将包封物施加到所述管芯焊盘、所述引线和所述半导体管芯(250)。
2.根据权利要求1所述的方法，其中
所述柱通过电流镀覆形成。
3.根据前述权利要求中任一项所述的方法，其中
所述柱由Cu、Al、其合金或Cu/Zn合金制成，并且在上表面上包括焊料层，所述焊料层包括Sn、SnAg、Ag、NiAu或Pd中的一个或多个。
4.根据前述权利要求中任一项所述的方法，其中
所述柱包括基座支柱、沉积到所述基座支柱的上表面上的硅酮支柱、以及沉积到所述硅酮支柱的表面上的金属层，所述金属层特别是金属螺旋部，特别是铜螺旋部。
5.根据前述权利要求中任一项所述的方法，其中
所述柱的高度在从20μm至120μm、更具体地为从40μm至100μm、更具体地为从40μm至80μm、更具体地为从40μm至60μm的范围内。
6.根据前述权利要求中任一项所述的方法，其中
所述柱的宽度在从40μm至120μm、从80μm至120μm、或从40μm至80μm、更具体地为从50μm至70μm的范围内。
7.根据前述权利要求中任一项所述的方法，其中
所述柱的宽度大于所述引线的宽度。
8.根据前述权利要求中任一项所述的方法，还包括：在所述导电柱的顶部上施加焊料材料，以及通过焊接工艺将所述半导体管芯的所述接触焊盘连接到所述导电柱。
9.根据权利要求1至7中任一项所述的方法，还包括：
通过Cu-Cu扩散键合或超声键合将所述半导体管芯的所述接触焊盘连接到所述柱。
10.根据前述权利要求中任一项所述的方法，其中
形成所述一个或多个柱是通过如下方式以加法执行的：将掩模放置在所述衬底或所述引线上方，所述掩模包括限定待形成的所述柱的位置的掩模开口，并且然后将所述柱的材料沉积到所述掩模开口中。<...
【专利技术属性】
技术研发人员：T·迈尔，I·埃舍尔珀佩尔，K·普雷塞尔，B·拉科，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。