无线通信芯片、时钟信号发生电路及减小时钟谐波杂散的方法技术

本发明专利技术揭示了一种无线通信芯片、时钟信号发生电路及减小时钟谐波杂散的方法，所述时钟信号发生电路包括晶体振荡器、锁相环电路，所述晶体振荡器的输出端连接锁相环电路的输入端；所述锁相环电路包括差分积分调制器DSM、多模分频器MMDIV、鉴频鉴相器PFD、电荷泵CP、环路滤波器LF及压控振荡器VCO；所述鉴频鉴相器PFD、电荷泵CP、环路滤波器LF及压控振荡器VCO依次连接，所述多模分频器MMDIV分别连接鉴频鉴相器PFD及压控振荡器VCO；所述差分积分调制器DSM的输出端连接多模分频器MMDIV的输入控制端；在所述差分积分调制器DSM的输入端或输出端或所述差分积分调制器DSM内部输入设定噪声信号。本发明专利技术可有效降低时钟信号的射频杂散，并且对系统功耗，复杂度增加不大。

【技术实现步骤摘要】
无线通信芯片、时钟信号发生电路及减小时钟谐波杂散的方法
本专利技术属于电子通讯
，涉及一种无线通信芯片，尤其涉及一种时钟信号发生电路及减小时钟谐波杂散的方法。
技术介绍
时钟信号是同步时序电路的基础，在片上系统集成电路(SoC)中，通常都会有复杂的时钟树来为各个模块提供时钟。时钟信号会在其基频以及谐波频率处产生干扰，这些干扰进入空气就会形成杂散，杂散能量的大小应该满足国家无线电管理委员会的要求。SoC中的时钟信号经常由锁相环电路产生。在通信系统芯片中，一般会有射频本振时钟、模拟基带时钟(ADC，DAC时钟)、数字基带时钟、中央处理器时钟、外设接口时钟等。这些时钟信号及其谐波信号会通过若干途径耦合到信号发送链路，通过功率放大器输出到天线，这些可能的耦合路径包括：(1)由时钟驱动的电路会以该时钟为周期，从电源上抽取电流，并注入到地。由于电源和地会有阻抗，因此电源和地上会产生以该时钟为周期的干扰电压，这种干扰电压通过芯片共用电源和地，影响到信号发送链路；(2)由时钟驱动的电路会以该时钟为周期，对衬底电压产生干扰，本文档来自技高网...

【技术保护点】
1.一种时钟信号发生电路，其特征在于，所述时钟信号发生电路包括：晶体振荡器、锁相环电路，所述晶体振荡器的输出端连接锁相环电路的输入端；/n所述锁相环电路包括差分积分调制器DSM、多模分频器MMDIV、鉴频鉴相器PFD、电荷泵CP、环路滤波器LF及压控振荡器VCO；/n所述鉴频鉴相器PFD、电荷泵CP、环路滤波器LF及压控振荡器VCO依次连接，所述多模分频器MMDIV的输入端连接压控振荡器VCO输出端，多模分频器MMDIV的输出端连接鉴频鉴相器PFD的输入端，多模分频器MMDIV的输入控制端连接差分积分调制器DSM的输出端；/n所述差分积分调制器DSM的输出端连接多模分频器MMDIV的输入控制端...

【技术特征摘要】
1.一种时钟信号发生电路，其特征在于，所述时钟信号发生电路包括：晶体振荡器、锁相环电路，所述晶体振荡器的输出端连接锁相环电路的输入端；
所述锁相环电路包括差分积分调制器DSM、多模分频器MMDIV、鉴频鉴相器PFD、电荷泵CP、环路滤波器LF及压控振荡器VCO；
所述鉴频鉴相器PFD、电荷泵CP、环路滤波器LF及压控振荡器VCO依次连接，所述多模分频器MMDIV的输入端连接压控振荡器VCO输出端，多模分频器MMDIV的输出端连接鉴频鉴相器PFD的输入端，多模分频器MMDIV的输入控制端连接差分积分调制器DSM的输出端；
所述差分积分调制器DSM的输出端连接多模分频器MMDIV的输入控制端；在所述差分积分调制器DSM的输入端或输出端或所述差分积分调制器DSM内部加入噪声信号。


2.根据权利要求1所述的时钟信号发生电路，其特征在于：
所述时钟信号发生电路包括第一可变增益放大器，所述第一可变增益放大器的输入端连接设定噪声信号，所述第一可变增益放大器的输出端连接所述差分积分调制器DSM的输入端。


3.根据权利要求1所述的时钟信号发生电路，其特征在于：
所述时钟信号发生电路包括第二可变增益放大器，所述第二可变增益放大器的输入端连接设定噪声信号，所述第二可变增益放大器的输出端连接所述差分积分调制器DSM的输出端。


4.根据权利要求1至3任一所述的时钟信号发生电路，其特征在于：
加入的噪...

【专利技术属性】
技术研发人员：刘钊，颜文，杨岭，张立，施子韬，韩洪征，宋永华，
申请(专利权)人：博流智能科技南京有限公司，
类型：发明
国别省市：江苏;32