正交时钟产生电路及其方法技术

一种正交时钟产生电路及其方法，所述方法包含在一输入节点接收一输入时钟、使用第一电容将输入节点耦接至第一内部节点、使用第一反相器将第一内部节点的第一内部信号反相为第一中间节点的第一中间信号、使用第一电阻将第一中间节点耦接至第一内部节点、使用第二电阻将输入节点耦接至第二内部节点、使用第二反相器将第二内部节点的第二内部信号反相为第二中间节点的第二中间信号、使用第二电容将第二中间节点耦接至第二内部节点，以及使用一缓冲器来接收第一中间信号和第二中间信号，并输出一输出时钟的第一相位及第二相位等运行。

【技术实现步骤摘要】
正交时钟产生电路及其方法
本专利技术涉及一种正交时钟(quadratureclock)产生技术，特别涉及一种无使用滤波器且从二相位时钟(two-phaseclock)产生正交时钟的电路及方法。
技术介绍
如同本领域技术人员所熟知的，时钟是在低准位和高准位之间周期性地来回切换的电压信号。二相位时钟是具有两个相位相差180度的相位的时钟。正交时钟是具有四个相位的时钟，包含第一相位、第二相位、第三相位及第四相位，它们在时间上均匀地间隔，亦即，第一相位、第二相位及第三相位分别领先于第二相位、第三相位及第四相位90度。图1所示的多相滤波器100可以用来从二相位时钟产生一正交时钟，在此，A1和A2为二相位时钟的二相位；B1、B2、B3、B4为中间正交时钟的四个相位；以及D1、D2、D3和D4为一输出正交时钟的四个相位。多相滤波器100包含四个电容111、112、113及114，四个电阻121、122、123及124，以及四个反相器131、132、133及134。电容111和电阻124形成一第一高通滤波器，以将A1过滤为B1；电阻121和电容112形成一第一低通滤波器，以将A1过滤为B2；电容113及电阻122形成一第二高通滤波器，以将A2滤波成B3；电阻123和电容114形成一第二低通滤波器，以将A2滤波成B4。反相器131、132、133及134用来作为一缓冲器，并用来接收B1、B2、B3及B4和分别输出D1、D2、D3及D4。多相滤波器100在现有技术中为众所周知的技术，因此在此不再详细解释。多相滤波器的缺点是：由于电容111和电阻124组成的第一高通滤波器所造成的损耗，B1的振幅小于A1的振幅。由于电阻121和电容112组成的第一低通滤波器所造成的损耗，B2的振幅小于A1的振幅。同样地，B3的振幅小于A2的振幅，且B4的振幅小于A2的振幅。如上所述，较小的振幅会导致信噪比的损失。因此，所需要的是一种可以从二相位时钟产生正交时钟的电路，而无须使用会衰减二相位时钟且会降低信噪比的滤波器。
技术实现思路
在一实施例中，一电路包括：一反相放大器，用以在一输入节点接收一输入时钟，并在一第一中间节点输出一第一中间信号；一反相积分器，用以接收该输入时钟，并在一第二中间节点输出一第二中间信号；以及一缓冲器，用以接收该第一中间信号及该第二中间信号，并输出一输出时钟的一第一相位及一第二相位。其中，反相放大器包括一第一电容用以将该输入节点耦接至一第一内部节点，一第一反相器用以在该第一内部节点接收一第一内部信号并输出该第一中间信号，及一第一电阻用以将该第一中间节点耦接至该第一内部节点；以及反相积分器包括一第二电阻用以将该输入节点耦接至一第二内部节点，一第二反相器用以在该第二内部节点接收一第二内部信号并输出该第二中间信号，及一第二电容用以将该第二中间节点耦接至该第二内部节点。在一实施例中，一种方法包括：在一输入节点接收一输入时钟；使用一第一电容将该输入节点耦接至一第一内部节点；使用一第一反相器将该第一内部节点的一第一内部信号反相为一第一中间节点的一第一中间信号；使用一第一电阻将该第一中间节点耦接至该第一内部节点；使用一第二电阻将该输入节点耦接至一第二内部节点；使用一第二反相器将该第二内部节点的一第二内部信号反相为第二中间节点的一第二中间信号；使用一第二电容将该第二中间节点耦接至该第二内部节点；以及使用一缓冲器来接收该第一中间信号及该第二中间信号，并输出一输出时钟的一第一相位及一第二相位。附图说明图1为多相位滤波器的示意图。图2为根据本专利技术一实施例的电路示意图。图3为一反相器的具体实例示意图，并可使用在图2的电路中。图4为图2的电路的模拟结果。图5为根据本专利技术一实施例的方法的流程图。符号说明100多相滤波器111、112、113、114电容121、122、123、124电阻131、132、133、134反相器A1、A2相位B1、B2、B3、B4相位D1、D2、D3、D4相位200电路201第一内部节点202第二内部节点203第三内部节点204第四内部节点211第一反相器212第二反相器213第三反相器214第四反相器221第一中间节点222第二中间节点223第三中间节点224第四中间节点230缓冲器231、232、233、234反相器291第一输入节点292第二输入节点300反相器301NMOS晶体管302PMOS晶体管500流程图510～580步骤INVA1第一反相放大器INVA2第二反相放大器INVI1第一反相积分器INVI2第二反相积分器C1第一电容C2第二电容C3第三电容C4第四电容R1第一电阻R2第二电阻R3第三电阻R4第四电阻R5第五电阻R6第六电阻V1第一内部信号V2第二内部信号V3第三内部信号V4第四内部信号VDD电源供应节点X1第一相位X2第二相位Y1第一中间信号Y2第二中间信号Y3第三中间信号Y4第四中间信号Z1第一相位Z2第二相位Z3第三相位Z4第四相位具体实施方式本专利技术涉及正交时钟产生电路。尽管说明书描述数个本专利技术的具体范例，其涉及本专利技术实施时的优选模式，但是应该理解，本专利技术可通过多种方式来实现，并不限于下面描述的特定实施范例或特定方式，且特定实施范例或方式具有被实施的任何特征。在其他情况下，众所周知的细节不会被显示或描述，以避免模糊本专利技术的特征。本领域的技术人员应理解于本专利技术中使用与微电子相关的术语和基本概念，例如，“节点(电路节点)”、“电源供应节点”、“接地”、“信号”、“电压”、“电容”、“电阻”、“CMOS(互补金属氧化物半导体)”、“PMOS(P通道金属氧化物半导体)晶体管”、“NMOS(N通道金属氧化物半导体)晶体管”、“相位”、“时钟”、“反相器”、“积分器”、“AC(交流电)”、“DC(直流电)”和“频宽”。这些术语和基本概念对于本领域的技术人员来说是显而易见的，因此不会在这里详细解释。本领域的技术人员亦可以识别PMOS晶体管和NMOS晶体管的符号，并识别其“源极”、“栅极”和“漏极”端子。逻辑信号为两个逻辑状态的信号：第一逻辑状态(或“高”状态)和第二逻辑状态(或“低”状态)。当逻辑信号被称为高(低)时，表示它位于“高”(“低”)状态，并发生在当逻辑信号高于(低于)一被称为“跳变点(trippoint)”的临界准位的时候。每个逻辑信号都有一个跳变点，且两个逻辑信号可能不一定有相同的跳变点。一时钟是一周期性逻辑信号。在本公开中，“缓冲器本文档来自技高网...

【技术保护点】
1.一种正交时钟产生电路，包括：/n一反相放大器，用以在一输入节点接收一输入时钟，并在一第一中间节点输出一第一中间信号；/n一反相积分器，用以接收该输入时钟，并在一第二中间节点输出一第二中间信号；以及/n一缓冲器，用以接收该第一中间信号及该第二中间信号，并输出一输出时钟的一第一相位及一第二相位；/n其中，该反相放大器包括一第一电容用以将该输入节点耦接至一第一内部节点，一第一反相器用以在该第一内部节点接收一第一内部信号并输出该第一中间信号，及一第一电阻用以将该第一中间节点耦接至该第一内部节点；以及该反相积分器包括一第二电阻用以将该输入节点耦接至一第二内部节点，一第二反相器用以在该第二内部节点接收一第二内部信号并输出该第二中间信号，及一第二电容用以将该第二中间节点耦接至该第二内部节点。/n

【技术特征摘要】
20190329 US 16/368,9431.一种正交时钟产生电路，包括：
一反相放大器，用以在一输入节点接收一输入时钟，并在一第一中间节点输出一第一中间信号；
一反相积分器，用以接收该输入时钟，并在一第二中间节点输出一第二中间信号；以及
一缓冲器，用以接收该第一中间信号及该第二中间信号，并输出一输出时钟的一第一相位及一第二相位；
其中，该反相放大器包括一第一电容用以将该输入节点耦接至一第一内部节点，一第一反相器用以在该第一内部节点接收一第一内部信号并输出该第一中间信号，及一第一电阻用以将该第一中间节点耦接至该第一内部节点；以及该反相积分器包括一第二电阻用以将该输入节点耦接至一第二内部节点，一第二反相器用以在该第二内部节点接收一第二内部信号并输出该第二中间信号，及一第二电容用以将该第二中间节点耦接至该第二内部节点。


2.如权利要求1所述的正交时钟产生电路，还包括一第三电阻，用以将该第二中间节点耦接至该第二内部节点。


3.如权利要求1所述的正交时钟产生电路，其中该缓冲器包括一第三反相器用以接收该第一中间信号并输出该...

【专利技术属性】
技术研发人员：林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71