寄存器单元、级联寄存器及控制方法技术

本发明专利技术揭示了一种寄存器单元、级联寄存器及控制方法，至少两个寄存器单元进行级联，每个所述寄存器单元包括相互连接的寄存器和控制模块，其中：所述寄存器用于锁存数据，并向本级控制模块发送寄存器的锁存状态；所述控制模块用于根据下级控制模块的控制信号，对本级寄存器中的数据进行处理，并结合本级寄存器的锁存状态，生成本级控制模块的控制信号，发送给上级控制模块。与现有技术相比，本发明专利技术的寄存器单元和级联寄存器，通过寄存器本身的锁存功能以及下游的流控信号，对本级寄存器锁存的数据进行处理，同时在无法处理上游数据时给上游发送流控信号，从而提高了数据处理的灵活性，降低了流量控制复杂度，并且不需要FIFO进行缓存，节省了资源。

【技术实现步骤摘要】
寄存器单元、级联寄存器及控制方法
本专利技术属于电子电路
，尤其是涉及一种寄存器单元、级联寄存器及控制方法。
技术介绍
在集成电路设计过程中，当数据量较大时会通过多级级联的寄存器进行存储，级联的寄存器在时钟周期内将数据往下一级寄存器输送，最后一级寄存器将数据发送给下游进行处理。当下游出现数据拥塞时，会给最后一级寄存器发送流控信号。由于前面级联的寄存器无法收到流控信号，因此不会停止时钟周期内的数据输送，导致需要在最后一级寄存器的后面再增加一个FIFO(先入先出缓冲器)来缓存前面各级寄存器输送的数据，否则会导致数据丢失从而造成芯片功能错误。但是增加FIFO来缓存会增加流量控制的复杂度以及造成资源和芯片面积的浪费。
技术实现思路
本专利技术的目的在于提供一种寄存器单元、级联寄存器及控制方法。为实现上述专利技术目的之一，本专利技术一实施方式提供一种寄存器单元，至少两个寄存器单元进行级联，每个所述寄存器单元包括相互连接的寄存器和控制模块，其中：所述寄存器用于锁存数据，并向本级控制模块发送寄存器的锁存状态；所述控制模块用于根据下级控制模块的控制信号，对本级寄存器中的数据进行处理，并结合本级寄存器的锁存状态，生成本级控制模块的控制信号，发送给上级控制模块。作为本专利技术一实施方式的进一步改进，所述寄存器的锁存状态包括锁存有数据和没有锁存数据，所述控制模块还用于：在收到下级控制模块取值为1的控制信号时，若本级寄存器中锁存有数据，则将本级寄存器中的数据发送给下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号；若本级寄存器中没有锁存数据，直接向上级控制模块发送本级控制模块取值为1的控制信号。作为本专利技术一实施方式的进一步改进，所述寄存器还用于向下级控制模块发送寄存器的锁存状态；所述控制模块还用于在收到上级寄存器的数据时，若上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。作为本专利技术一实施方式的进一步改进，所述控制模块还用于：在收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号。为实现上述专利技术目的之一，本专利技术一实施方式提供一种级联寄存器，所述级联寄存器由至少两个上述任一所述寄存器单元级联而成，其中：本级寄存器向下级控制模块输出寄存器的锁存状态；本级控制模块向上级控制模块输出控制信号。为实现上述专利技术目的之一，本专利技术一实施方式提供一种寄存器单元的控制方法，所述寄存器单元包括相互连接的寄存器和控制模块，所述方法包括：在收到下级控制模块取值为1的控制信号时，将本级寄存器中数据发送给下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号；在收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号。作为本专利技术一实施方式的进一步改进，所述方法还包括：在收到上级寄存器的数据时，若上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。为实现上述专利技术目的之一，本专利技术一实施方式提供一种级联寄存器的控制方法，所述级联寄存器由至少两个上述寄存器单元级联而成，每个所述寄存器单元包括相互连接的寄存器和控制模块，所述方法包括：在最后一级寄存器单元的控制模块收到下游的流控信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号；在位于中间的寄存器单元的控制模块收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号；在第一级寄存器单元的控制模块收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上游发送流控信号。作为本专利技术一实施方式的进一步改进，所述方法还包括：若最后一级寄存器单元的控制模块没有收到下游的流控信号，则根据时钟信号将本级寄存器锁存的数据发送至下游，并向上级控制模块发送本级控制模块取值为1的控制信号；在位于中间的寄存器单元的控制模块收到下级控制模块取值为1的控制信号时，将本级寄存器锁存的数据发送至下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号。作为本专利技术一实施方式的进一步改进，所述方法还包括：若位于中间或者最后的寄存器单元的控制模块接收到上级寄存器的数据，并且上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。与现有技术相比，本专利技术的寄存器单元和级联寄存器，通过寄存器本身的锁存功能以及下游的流控信号，对本级寄存器锁存的数据进行处理，同时在无法处理上游数据时给上游发送流控信号，从而提高了数据处理的灵活性，降低了数据处理的流量控制复杂度，并且不需要FIFO进行缓存，节省了资源。附图说明图1是本专利技术寄存器单元的结构示意图。图2是本专利技术级联寄存器的结构示意图。图3是本专利技术寄存器单元的控制方法的流程示意图。图4是本专利技术级联寄存器的控制方法的流程示意图。其中：10、本级寄存器的锁存状态；20、上级寄存器的锁存状态；30、本级控制模块的控制信号；40、下级控制模块的控制信号；50、下游的流控信号。具体实施方式以下将结合附图所示的具体实施方式对本专利技术进行详细描述。但这些实施方式并不限制本专利技术，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本专利技术的保护范围内。本专利技术提供一种寄存器单元，所述寄存器单元通过寄存器本身的锁存功能以及下游的流控信号，对本级寄存器锁存的数据进行处理，同时在无法处理上游数据时给上游发送流控信号，从而提高了数据处理的灵活性，降低了数据处理的流量控制复杂度，并且不需要FIFO进行缓存，节省了资源。如图1和图2所示，至少两个寄存器单元进行级联，每个所述寄存器单元包括相互连接的寄存器和控制模块，其中：所述寄存器用于锁存数据，并向本级控制模块发送寄存器的锁存状态10。所述控制模块用于根据下级控制模块的控制信号40，对本级寄存器中的数据进行处理，并结合本级寄存器的锁存状态10，生成本级控制模块的控制信号30，发送给上级控制模块。这里，本级寄存器和本级控制模块分别表示本级寄存器单元的寄存器和控制模块，上级寄存器和上级控制模块分别表示上级寄存器单元的寄存器和控制模块，下级寄存器和下级控制模块分别表示下级寄存器单元的寄存器和控制模块。需要说明的是，本专利技术的寄存器单元中的寄存器，不再根据时钟信号向下级寄存器单元发送数据，而是根据下级寄存器单元的控制信号，在下级寄存器单元有能力对数据进行处理时，才将本级寄存器中的数据发本文档来自技高网...

【技术保护点】
1.一种寄存器单元，其特征在于，至少两个寄存器单元进行级联，每个所述寄存器单元包括相互连接的寄存器和控制模块，其中：/n所述寄存器用于锁存数据，并向本级控制模块发送寄存器的锁存状态；/n所述控制模块用于根据下级控制模块的控制信号，对本级寄存器中的数据进行处理，并结合本级寄存器的锁存状态，生成本级控制模块的控制信号，发送给上级控制模块。/n

【技术特征摘要】
1.一种寄存器单元，其特征在于，至少两个寄存器单元进行级联，每个所述寄存器单元包括相互连接的寄存器和控制模块，其中：
所述寄存器用于锁存数据，并向本级控制模块发送寄存器的锁存状态；
所述控制模块用于根据下级控制模块的控制信号，对本级寄存器中的数据进行处理，并结合本级寄存器的锁存状态，生成本级控制模块的控制信号，发送给上级控制模块。


2.根据权利要求1所述的寄存器单元，其特征在于，所述寄存器的锁存状态包括锁存有数据和没有锁存数据，所述控制模块还用于：
在收到下级控制模块取值为1的控制信号时，若本级寄存器中锁存有数据，则将本级寄存器中的数据发送给下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制信号；若本级寄存器中没有锁存数据，直接向上级控制模块发送本级控制模块取值为1的控制信号。


3.根据权利要求2所述的寄存器单元，其特征在于：
所述寄存器还用于向下级控制模块发送寄存器的锁存状态；
所述控制模块还用于在收到上级寄存器的数据时，若上级寄存器的锁存状态为锁存有数据，则将收到的数据锁存在本级寄存器中。


4.根据权利要求2所述的寄存器单元，其特征在于，所述控制模块还用于：
在收到下级控制模块取值为0的控制信号时，若本级寄存器锁存有数据，则向上级控制模块发送本级控制模块取值为0的控制信号，否则向上级控制模块发送本级控制模块取值为1的控制信号。


5.一种级联寄存器，其特征在于，所述级联寄存器由至少两个如权利要求1-4任一所述寄存器单元级联而成，其中：
本级寄存器向下级控制模块输出寄存器的锁存状态；
本级控制模块向上级控制模块输出控制信号。


6.一种寄存器单元的控制方法，其特征在于，所述寄存器单元包括相互连接的寄存器和控制模块，所述方法包括：
在收到下级控制模块取值为1的控制信号时，将本级寄存器中数据发送给下级控制模块，并向上级控制模块发送本级控制模块取值为1的控制...

【专利技术属性】
技术研发人员：贾复山，耿磊，
申请(专利权)人：南京盛科网络有限公司，
类型：发明
国别省市：江苏;32