同步计数器制造技术

本实用新型专利技术提供了一种同步计数器，该同步计数器包括：逻辑电路、至少两个数选电路、至少两个D触发器，至少两个数选电路与至少两个D触发器一一对应；逻辑电路的信号输入端与每个D触发器的输出端连接，逻辑电路的第一信号输出端与每个数选电路的第一输入端连接，逻辑电路的第二信号输出端与每个数选电路的地址选择输入端连接；对于相互对应的数选电路和D触发器，数选电路的输出端与D触发器的信号输入端连接；每个数选电路的第二输入端用于接收同步计数器的预设电平信号，每个D触发器的时钟输入端为同步计数器的输入端，逻辑电路的第二信号输出端为同步计数器的输出端。本实用新型专利技术提供的同步计数器供电电压更低。

【技术实现步骤摘要】
同步计数器
本技术属于电路设计
，更具体地说，是涉及一种同步计数器。
技术介绍
计数器电路是集成电路设计的基本电路之一，按照时钟脉冲输入方式的不同，可分为同步计数器和异步计数器。采用同步计数器设计的电路稳定性好，目前很多集成电路设计中都使用了同步计数器电路进行设计。然而，随着集成电路的普及与应用，对集成电路中同步计数器的性能也提出了更高的要求，因此，如何提供实现更高性能的同步计数器成为本领域人员亟待解决的问题。
技术实现思路
本技术的目的在于提供一种同步计数器，该同步计数器供电电压更低。为实现上述目的，本技术采用的技术方案是，提供一种同步计数器，包括：逻辑电路、至少两个数选电路、至少两个D触发器，所述至少两个数选电路与所述至少两个D触发器一一对应；所述逻辑电路的信号输入端与每个D触发器的输出端连接，所述逻辑电路的第一信号输出端与每个数选电路的第一输入端连接，所述逻辑电路的第二信号输出端与所述每个数选电路的地址选择输入端连接；对于相互对应的数选电路和D触发器，所述数选电路的输出端与所述本文档来自技高网...

【技术保护点】
1.一种同步计数器，其特征在于，包括：/n逻辑电路、至少两个数选电路、至少两个D触发器，所述至少两个数选电路与所述至少两个D触发器一一对应；/n所述逻辑电路的信号输入端与每个D触发器的输出端连接，所述逻辑电路的第一信号输出端与每个数选电路的第一输入端连接，所述逻辑电路的第二信号输出端与所述每个数选电路的地址选择输入端连接；/n对于相互对应的数选电路和D触发器，所述数选电路的输出端与所述D触发器的信号输入端连接；/n每个数选电路的第二输入端用于接收同步计数器的预设电平信号，每个D触发器的时钟输入端为同步计数器的输入端，所述逻辑电路的第二信号输出端为同步计数器的输出端。/n

【技术特征摘要】
1.一种同步计数器，其特征在于，包括：
逻辑电路、至少两个数选电路、至少两个D触发器，所述至少两个数选电路与所述至少两个D触发器一一对应；
所述逻辑电路的信号输入端与每个D触发器的输出端连接，所述逻辑电路的第一信号输出端与每个数选电路的第一输入端连接，所述逻辑电路的第二信号输出端与所述每个数选电路的地址选择输入端连接；
对于相互对应的数选电路和D触发器，所述数选电路的输出端与所述D触发器的信号输入端连接；
每个数选电路的第二输入端用于接收同步计数器的预设电平信号，每个D触发器的时钟输入端为同步计数器的输入端，所述逻辑电路的第二信号输出端为同步计数器的输出端。


2.如权利要求1所述的同步计数器，其特征在于，每个数选电路包括第一偏置电阻、第二偏置电阻、第三偏置电阻、第一数选晶体管、第二数选晶体管、第三数选晶体管、第四数选晶体管、第五数选晶体管、第六数选晶体管以及第七数选晶体管；
所述第一偏置电阻的第一端与所述第二偏置电阻的第一端接电源电压；
所述第一偏置电阻的第二端与所述第一数选晶体管的集电极、所述第四数选晶体管的集电极连接，所述第二偏置电阻的第二端与所述第二数选晶体管的集电极、所述第三数选晶体管的集电极连接；
所述第一数选晶体管的发射极与所述第二数选晶体管的发射极、所述第五数选晶体管的集电极连接，所述第三数选晶体管的发射极与所述第四数选晶体管的发射极、所述第六数选晶体管的集电极连接；
所述第五数选晶体管的发射极与所述第六数选晶体管的发射极、所述第七数选晶体管的集电极连接；
所述第七数选晶体管的基极接直流偏置电压，所述第七数选晶体管的发射极与所述第三偏置电阻的第一端连接，所述第三偏置电阻的第二端接地；
所述第一数选晶体管的基极为数选电路的第二输入端，用于接收同步计数器的预设电平信号，所述第二数选晶体管的基极用于接收第一电平信号；其中，第一电平信号为所述同步计数器的预设电平信号的反相信号；
所述第三数选晶体管的基极为数选电路的第一输入端，用于接收逻辑电路的第一控制信号，所述第四数选晶体管的基极用于接收第二电平信号；其中，所述第二电平信号为所述逻辑电路的第一控制信号的反相信号；
所述第五数选晶体管的基极为数选电路的地址选择输入端，用于接收逻辑电路的第二控制信号，所述第六数选晶体管的基极用于接收第三电平信号；其中，所述第三电平信号为所述逻辑电路的第二控制信号的反相信号；
所述第二数选晶体管的集电极为数选电路的输出端。


3.如权利要求2所述的同步计数器，其特征在于，所述第一数选晶体管、第二数选晶体管、第三数选晶体管、第四数选晶体管、第五数选晶体管、第六数选晶体管以及第七数选晶体管为双极型晶体管。


4.如权利要求1所述的同步计数器，其特征在于，所述D触发器包括第一锁存器和第二锁存器，所述第一锁存器和所述第二锁存器电路结构相同且端口相互对应；
所述第一锁存器的第一偏置端和所述第二锁存器的第一偏置端共接电源电压，所述第一锁存器的第二偏置端和所述第二锁存器的第二偏置端共接直流偏置电压；
所述第一锁存器的第一输入端为D触发器的信号输入端，用于接收数选电路的输入信号，所述第一锁存器的第二输入端用于接收所述数选电路的输入信号的反相信号；
所述第二锁存器的第二输出端为D触发器的输出端，用于向逻辑电路输出状态信号，所述第二锁存器的第一输出端用于输出所述状态信号的反相信号；
所述第一锁存器的第三输入端为D触发器的时钟输入端，用于接收时钟信号，所述第一锁存器的第四输入端用于接收所述时钟信号的反相信号；
所述第一锁存器的第一输出端与所述第二锁存器的第二输入端连接，所述第一锁存器的第二输出端与所述第二锁存器的第一输入端连接，所述第一锁存器的第三输入端与所述第二锁存器的第四输入端连接，所...

【专利技术属性】
技术研发人员：王增双，张加程，郭文胜，黄科，高晓强，盛百城，张献武，谢甲林，亢提，张存亮，王道贤，马世恒，刘林卫，张光宇，张坤，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：新型
国别省市：河北;13