半导体器件制造技术

本申请公开了半导体器件。该半导体器件包括内部时钟发生电路、命令发生电路和地址发生电路。所述内部时钟发生电路产生命令时钟信号和反相命令时钟信号，其中所述命令时钟信号的周期和所述反相命令时钟信号的周期由模式来确定。所述命令发生电路基于第一内部控制信号和所述命令时钟信号来产生第一命令，以及基于第二内部控制信号和所述反相命令时钟信号来产生第二命令。所述地址发生电路基于所述第一内部控制信号或第二内部控制信号来产生锁存地址。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2019年5月31日提交的申请号为10-2019-0064548的韩国申请的优先权，其全部内容通过引用合并于本文中。
本公开的实施例涉及产生命令和地址的半导体器件。
技术介绍
半导体器件可以同步于时钟信号来接收外部控制信号，以产生用于执行各种内部操作(例如，读取操作和写入操作)的命令和地址。随着半导体器件的操作速度增加，时钟信号的频率可以增加。在这种情况下，当从外部控制信号产生命令和地址时，可以减小命令和地址之间的裕量(margin)。
技术实现思路
根据一个实施例，一种半导体器件包括内部时钟发生电路、命令发生电路和地址发生电路。内部时钟发生电路被配置成产生命令时钟信号和反相命令时钟信号，其中命令时钟信号的周期和反相命令时钟信号的周期由模式来确定。命令发生电路被配置成基于第一内部控制信号和命令时钟信号来产生第一命令，以及被配置成基于第二内部控制信号和反相命令时钟信号来产生第二命令。地址发生电路被配置成：根据模式，基于命令时钟信号、反相命令时钟信号、第一命令和第二命令，基本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n内部时钟发生电路，其被配置成产生命令时钟信号和反相命令时钟信号，其中所述命令时钟信号的周期和所述反相命令时钟信号的周期由模式来确定；/n命令发生电路，其被配置成基于第一内部控制信号和所述命令时钟信号来产生第一命令，以及被配置成基于第二内部控制信号和所述反相命令时钟信号来产生第二命令；以及/n地址发生电路，其被配置成：根据所述模式，基于所述命令时钟信号、所述反相命令时钟信号、所述第一命令和所述第二命令，基于所述第一内部控制信号或第二内部控制信号来产生锁存地址。/n

【技术特征摘要】
20190531 KR 10-2019-00645481.一种半导体器件，包括：
内部时钟发生电路，其被配置成产生命令时钟信号和反相命令时钟信号，其中所述命令时钟信号的周期和所述反相命令时钟信号的周期由模式来确定；
命令发生电路，其被配置成基于第一内部控制信号和所述命令时钟信号来产生第一命令，以及被配置成基于第二内部控制信号和所述反相命令时钟信号来产生第二命令；以及
地址发生电路，其被配置成：根据所述模式，基于所述命令时钟信号、所述反相命令时钟信号、所述第一命令和所述第二命令，基于所述第一内部控制信号或第二内部控制信号来产生锁存地址。


2.根据权利要求1所述的半导体器件，
其中，所述模式包括第一模式和第二模式；
其中，在所述第一模式中，在从产生所述第一命令或所述第二命令的时间点开始经过了与时钟信号的周期的“N”倍相对应的时间段的时间点处产生所述锁存地址；
其中，在所述第二模式中，在从产生所述第一命令或所述第二命令的时间点开始经过了与所述时钟信号的周期的“2×N”倍相对应的时间段的时间点处产生所述锁存地址；以及
其中，数字“N”是自然数。


3.根据权利要求1所述的半导体器件，
其中，所述模式包括第一模式和第二模式；
其中，所述内部时钟发生电路被配置成：在所述第一模式中产生周期等于时钟信号的周期的“2×K”倍的命令时钟信号和反相命令时钟信号，以及被配置成：在所述第二模式中产生周期等于所述时钟信号的周期的“4×K”倍的命令时钟信号和反相命令时钟信号；以及
其中，数字“K”是自然数。


4.根据权利要求1所述的半导体器件，其中，所述内部时钟发生电路对时钟信号进行分频，以产生周期等于所述时钟信号的周期的“2×K”倍的第一分频时钟信号和第一反相分频时钟信号，以及产生周期等于所述时钟信号的周期的“4×K”倍的第二分频时钟信号和第二反相分频时钟信号；
其中，数字“K”是自然数。


5.根据权利要求4所述的半导体器件，
其中，通过与所述第一分频时钟信号同步地锁存外部控制信号而产生所述第一内部控制信号；以及
其中，通过与所述第一反相分频时钟信号同步地锁存所述外部控制信号而产生所述第二内部控制信号。


6.根据权利要求1所述的半导体器件，
其中，所述第一命令包括用于执行写入操作的第一写入命令和用于执行读取操作的第一读取命令；以及
其中，所述第二命令包括用于执行所述写入操作的第二写入命令和用于执行所述读取操作的第二读取命令。


7.根据权利要求6所述的半导体器件，
其中，所述命令发生电路被配置成：当将具有第一逻辑电平组合的第一内部控制信号输入到所述命令发生电路时，基于所述命令时钟信号来产生所述第一写入命令，以及所述命令发生电路被配置成：当将具有第二逻辑电平组合的第一内部控制信号输入到所述命令发生电路时，基于所述命令时钟信号来产生所述第一读取命令；以及
其中，所述命令发生电路被配置成：当将具有第三逻辑电平组合的第二内部控制信号输入到所述命令发生电路时，基于所述反相命令时钟信号来产生所述第二写入命令，以及所述命令发生电路被配置成：当将具有第四逻辑电平组合的第二内部控制信号输入到所述命令发生电路时，基于所述反相命令时钟信号来产生所述第二读取命令。


8.根据权利要求1所述的半导体器件，
其中，所述模式包括第一模式和第二模式；
其中，所述地址发生电路被配置成：当在所述第一模式中产生所述第一命令时，基于所述第二内部控制信号来产生所述锁存地址；以及
其中，所述地址发生电路被配置成：当在所述第二模式中产生所述第一命令时，基于所述第一内部控制信号来产生所述锁存地址。


9.根据权利要求1所述的半导体器件，
其中，所述模式包括第一模式和第二模式；
其中，所述地址发生电路被配置成：当在所述第一模式中产生所述第二命令时，基于所述第一内部控制信号来产生所述锁存地址；以及
其中，所述地址发生电路被配置成：当在所述第二模式中产生所述第二命令时，基于所述第二内部控制信号来产生所述锁存地址。


10.根据权利要求1所述的半导体器件，其中，所述地址发生电路包括：
第一地址时钟发生电路，其被配置成基于所述第一命令和所述反相命令时钟信号来产生第一地址时钟信号；
第二地址时钟发生电路，其被配置成基于所述第二命令和所述命令时钟信号来产生第二地址时钟信号；以及
锁存地址发生电路，其被配置成：基于所述模式、所述第一地址时钟信号和所述第二地址时钟信号来输出所述第一内部控制信号或所述第二内部控制信号...

【专利技术属性】
技术研发人员：金雄来，姜宇珍，吴升昱，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR