一种存储控制器及其数据存储方法、装置和存储介质制造方法及图纸

本发明专利技术公开了一种存储控制器的数据存储方法、装置、存储控制器及计算机可读存储介质，该方法包括：存储控制器获取存储事件；若存储事件为快速事件，则利用快速路径对存储事件进行处理，将存储事件中的待存储数据存储到对应的硬盘中；其中，快速路径为存储控制器中多个CPU核心共同处理快速事件的路径；若存储事件为慢速事件，则利用慢速路径对存储事件进行处理，将存储事件中的待存储数据存储到对应的硬盘中；本发明专利技术通过快速路径和慢速路径的设置，将原本混乱的存储事件分为相互独立的快速事件和慢速事件这两种事件，使每种事件按照各自的处理速度平稳的运行处理，提高了存储控制器的数据存储性能，降低了存储控制器对数据存储的延时。

【技术实现步骤摘要】
一种存储控制器及其数据存储方法、装置和存储介质
本专利技术涉及数据存储
，特别涉及一种存储控制器的数据存储方法、装置、存储控制器及计算机可读存储介质。
技术介绍
随着现代社会科技的发展，服务器的应用越来越广泛。存储控制器的功能是接收服务器的数据，然后存储到与存储控制器相连接的硬盘上。对于SAN(StorageAreaNetwork，存储区域网络)网络，如图1所示，存储控制器可以通过FC(FibreChannel，网状通道技术)光纤卡的光纤口(即FC口)与服务器连接，接收和发送服务器的数据；存储控制器接收到数据后，对数据做相应的处理，最后把数据落到与存储控制器相连接的硬盘上。在上述对数据存储的过程中，对存储控制器的性能有很大的要求。存储控制器的性能很大程度都在于存储控制器的CPU(中央处理器)使用情况，当前大多数的存储控制器都是多核系统，例如intel(英特尔公司)的CPU2630E5V4的CPU核心数是10。现有技术中，存储控制器往往利用每个CPU核心分别对各自对应的存储事件(如IO事件)中需要存储的数据(如IO块)，以保证存储的IPOS(即每秒钟的IO数量)；而随着服务器性能的提升，客户对存储的要求已经从最初的追求最大IOPS转化到IOPS和延时并重。因此，如何能够降低存储控制器对数据存储的延时，使存储控制器能够利用更快的延时满足日益提升的服务器的能力，是现今急需解决的问题。
技术实现思路
本专利技术的目的是提供一种存储控制器的数据存储方法、装置、存储控制器及计算机可读存储介质，以降低存储控制器对数据存储的延时，从而利用更快的延时满足日益提升的服务器的能力。为解决上述技术问题，本专利技术提供一种存储控制器的数据存储方法，包括：存储控制器获取存储事件；其中，所述存储事件为快速事件或慢速事件，所述快速事件包括IO事件；若所述存储事件为所述快速事件，则利用快速路径对所述存储事件进行处理，将所述存储事件中的待存储数据存储到对应的硬盘中；其中，所述快速路径为所述存储控制器中多个CPU核心共同处理所述快速事件的路径；若所述存储事件为所述慢速事件，则利用慢速路径对所述存储事件进行处理，将所述存储事件中的待存储数据存储到对应的硬盘中；其中，所述慢速路径为所述存储控制器中单个CPU核心处理所述慢速事件的路径。可选的，该方法还包括：所述快速路径的设置过程；所述快速路径的设置过程，包括：对所述快速事件的处理路径进行切片分割，获取预设数量个无耦合的子路径；其中，所述预设数量大于或等于2；利用CPU亲和性绑定技术，将所述预设数量的所述子路径绑定到所述预设数量的CPU核心；其中，每个所述子路径各自对应一个CPU核心。可选的，所述慢速路径对应的单个CPU核心具体为所述存储控制器中的一个固定的CPU核心。可选的，所述慢速路径对应的单个CPU核心具体为所述存储控制器中的目标CPU核心；其中，所述目标CPU核心为所述存储控制器中的任一未处理所述快速事件的CPU核心。可选的，所述存储控制器获取存储事件之后，还包括：所述存储控制器判断所述存储事件是否为所述快速事件；若是，则执行所述利用快速路径对所述存储事件进行处理，将所述存储事件中的待存储数据存储到对应的硬盘中的步骤；若否，则执行所述利用慢速路径对所述存储事件进行处理，将所述存储事件中的待存储数据存储到对应的硬盘中的步骤。本专利技术还提供了一种存储控制器的数据存储装置，包括：获取模块，用于获取存储事件；其中，所述存储事件为快速事件或慢速事件，所述快速事件包括IO事件；第一存储模块，用于若所述存储事件为所述快速事件，则利用快速路径对所述存储事件进行处理，将所述存储事件中的待存储数据存储到对应的硬盘中；其中，所述快速路径为所述存储控制器中多个CPU核心共同处理所述快速事件的路径；第二存储模块，用于若所述存储事件为所述慢速事件，则利用慢速路径对所述存储事件进行处理，将所述存储事件中的待存储数据存储到对应的硬盘中；其中，所述慢速路径为所述存储控制器中单个CPU核心处理所述慢速事件的路径。可选的，该装置还包括：快速路径设置模块，用于设置所述快速路径；所述快速路径设置模块，包括：切片子模块，用于对所述快速事件的处理路径进行切片分割，获取预设数量个无耦合的子路径；其中，所述预设数量大于或等于2；绑定子模块，用于利用CPU亲和性绑定技术，将所述预设数量的所述子路径绑定到所述预设数量的CPU核心；其中，每个所述子路径各自对应一个CPU核心。可选的，该装置还包括：判断模块，用于所述存储事件是否为所述快速事件；若是，则向所述第一存储模块发送第一启动信号；若否，则向所述第二存储模块发送第二启动信号。本专利技术还提供了一种存储控制器，包括：存储器，用于存储计算机程序；处理器，用于执行所述计算机程序时实现如上述所述的存储控制器的数据存储方法的步骤。此外，本专利技术还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述所述的存储控制器的数据存储方法的步骤。本专利技术所提供的一种存储控制器的数据存储方法，包括：存储控制器获取存储事件；其中，存储事件为快速事件或慢速事件，快速事件包括IO事件；若存储事件为快速事件，则利用快速路径对存储事件进行处理，将存储事件中的待存储数据存储到对应的硬盘中；其中，快速路径为存储控制器中多个CPU核心共同处理快速事件的路径；若存储事件为慢速事件，则利用慢速路径对存储事件进行处理，将存储事件中的待存储数据存储到对应的硬盘中；其中，慢速路径为存储控制器中单个CPU核心处理慢速事件的路径；可见，本专利技术通过快速路径和慢速路径的设置，就像公路分为机动车道和非机动车道一样，将原本混乱的存储事件分为相互独立的快速事件和慢速事件这两种事件，使每种事件可以按照各自的处理速度平稳运行处理，提高了公路的运送能力，从而提高了存储控制器的数据存储性能，降低了存储控制器对数据存储的延时，使存储控制器能够利用更快的延时满足日益提升的服务器的能力。此外，本专利技术还提供了一种存储控制器的数据存储装置、存储控制器及计算机可读存储介质，同样具有上述有益效果。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术中的一种数据存储系统的结构示意图；图2为本专利技术实施例所提供的一种存储控制器的数据存储方法的流程图；图3为本专利技术实施例所提供的一种快速路径的IO事件处理的示意图；图4为本专利技术实施例所提供的一种慢速路径的慢速事件处理的示意图；图5为本专利技术实施例所提供的一种存储控制器的数据存储装置的结构示意本文档来自技高网...

【技术保护点】
1.一种存储控制器的数据存储方法，其特征在于，包括：/n存储控制器获取存储事件；其中，所述存储事件为快速事件或慢速事件，所述快速事件包括IO事件；/n若所述存储事件为所述快速事件，则利用快速路径对所述存储事件进行处理，将所述存储事件中的待存储数据存储到对应的硬盘中；其中，所述快速路径为所述存储控制器中多个CPU核心共同处理所述快速事件的路径；/n若所述存储事件为所述慢速事件，则利用慢速路径对所述存储事件进行处理，将所述存储事件中的待存储数据存储到对应的硬盘中；其中，所述慢速路径为所述存储控制器中单个CPU核心处理所述慢速事件的路径。/n

【技术特征摘要】
1.一种存储控制器的数据存储方法，其特征在于，包括：
存储控制器获取存储事件；其中，所述存储事件为快速事件或慢速事件，所述快速事件包括IO事件；
若所述存储事件为所述快速事件，则利用快速路径对所述存储事件进行处理，将所述存储事件中的待存储数据存储到对应的硬盘中；其中，所述快速路径为所述存储控制器中多个CPU核心共同处理所述快速事件的路径；
若所述存储事件为所述慢速事件，则利用慢速路径对所述存储事件进行处理，将所述存储事件中的待存储数据存储到对应的硬盘中；其中，所述慢速路径为所述存储控制器中单个CPU核心处理所述慢速事件的路径。


2.根据权利要求1所述的存储控制器的数据存储方法，其特征在于，还包括：所述快速路径的设置过程；所述快速路径的设置过程，包括：
对所述快速事件的处理路径进行切片分割，获取预设数量个无耦合的子路径；其中，所述预设数量大于或等于2；
利用CPU亲和性绑定技术，将所述预设数量的所述子路径绑定到所述预设数量的CPU核心；其中，每个所述子路径各自对应一个CPU核心。


3.根据权利要求1所述的存储控制器的数据存储方法，其特征在于，所述慢速路径对应的单个CPU核心具体为所述存储控制器中的一个固定的CPU核心。


4.根据权利要求1所述的存储控制器的数据存储方法，其特征在于，所述慢速路径对应的单个CPU核心具体为所述存储控制器中的目标CPU核心；其中，所述目标CPU核心为所述存储控制器中的任一未处理所述快速事件的CPU核心。


5.根据权利要求1至4任一项所述的存储控制器的数据存储方法，其特征在于，所述存储控制器获取存储事件之后，还包括：
所述存储控制器判断所述存储事件是否为所述快速事件；
若是，则执行所述利用快速路径对所述存储事件进行处理，将所述存储事件中的待存储数据存储到对应的硬盘中的步骤；
若否，则执行所述利用慢速路径对所述存储事件进行处理，将所述存储事件中的待存...

【专利技术属性】
技术研发人员：孙昊，
申请(专利权)人：北京浪潮数据技术有限公司，
类型：发明
国别省市：北京;11