一种K波段CMOS高效射频功率放大器电路制造技术

本发明专利技术属于微电子技术领域，公开了一种与标准CMOS工艺兼容的K波段CMOS高效射频功率放大器电路，其特征是：K波段CMOS高效射频功率放大器电路包括由并联和串联谐振电路组成的输入匹配电路，采用了电流复用结构的驱动级和功率匹配输出电路，采用了串联谐振电路的级间匹配，带有电阻与电容串联构成的负反馈结构的功率匹配输出电路；功率匹配输出电路不仅可以实现功率放大和匹配输出的作用，同时也增加了输出带宽和提升电路稳定性，并且减少无源器件的使用。其优越性在于：该电路提高输出功率、功率附加效率和功率增益，降低了功耗，满足第五代通信高数据传输率、高集成度和低功耗的需求。

【技术实现步骤摘要】
一种K波段CMOS高效射频功率放大器电路
本专利技术属于微电子
，涉及半导体集成电路与标准CMOS工艺兼容的K波段高效射频功率放大器电路。
技术介绍
功率放大器是无线收发系统中发射机的重要组成部分，通常位于通信系统发射机后端中。功率放大器是无线收发系统中最主要的能量消耗模块，如何实现功率放大器的高效率传输变得至关重要。K波段(18-27GHz)，包括汽车雷达应用(24GHz和22-29GHz)、ISM波段(24GHz)和点对点通信(18-25GHz)，是现代无线通信系统中最重要的频段之一。随着第五代通信技术的飞速发展，传统的K波段功率放大器已经远远不能满足现代使用的需要。为了实现5G通信系统对毫米波频段高数据传输速率和高集成度的要求。在设计上要求高效率、高功率增益、传输频带范围内良好的线性度，降低功耗，减少芯片面积。互补型金属氧化物半导体(CMOS)工艺与SiGe和砷化镓(GaAs)工艺相比，线性度较低，效率较低，但其低成本和复杂性使其能够主导微电子技术市场。然而，由于其击穿电压低，跨导低，基片损耗高，在高工作频率下实现高增益和输出功率是非常困难的。目前，高增益、高输出功率和高效率已成为功率放大器的设计趋势。然而，高衬底噪声给设计无疑大大增加了难度。因此，本文基于CMOS工艺，提出了一种基于电流复用技术的K波段单端两级级联功率放大器结构。同时在功率匹配输出电路加入反馈结构，不仅可以实现宽带输出匹配，还可以提高增益平坦度，减少芯片设计面积。本专利技术鉴于随着工艺尺寸的减小，降低了低击穿电压的影响并满足现代通信的高速需求。
技术实现思路
为了克服传统K波段功率放大器电路性能的不足，本专利技术提供一种与标准CMOS工艺兼容的K波段CMOS高效射频功率放大器电路，该功率放大器电路结构简单，性能好，功耗低和芯片面积小。为了实现上述目的，本专利技术所涉及的K波段CMOS高效射频功率放大器电路，包括一个输入匹配电路(1)，一个驱动级电路(2)，一个级间匹配电路(3)，一个功率匹配输出电路(4)，其中信号源RFIN连接输入匹配电路输入端，输入匹配电路输出端连接驱动级电路输入端，输入偏置电压VG1连接驱动级电路，驱动级电路输出端连接级间匹配电路输入端，级间匹配电路输出端连接功率匹配输出电路输入端，输入偏置电压VG2连接功率匹配输出电路，功率匹配输出电路输出端连接输出信号RFOUT。上述所说的输入匹配电路，其结构包括一个由电容C1和电感L1组成的并联谐振电路，一个由电容C2和电感L2组成的串联谐振电路，其中并联谐振电路电容C1和电感L1的一端连接于输入信号RFIN，其另一端连接于串联谐振电路的中心抽头电感L2的一端，L2的中心抽头端连接于驱动级电路的输入端，L2的另一端连接串联谐振电路的电容C2的一端，C2的另一端接地。上述所说的驱动级电路，其结构包括两个NMOS管，两个电阻，三个电容，三个电感，其中NMOS管M1的栅端和电阻R1的一端连接输入匹配电路的输出端，R1的另一端和电容C3的一端连接输入偏置电压VG1，C3的另一端接地，M1源端接地，M1漏端连接电容C4的一端和电感L4的一端，L4的另一端和电容C5的一端连接NMOS管M2的源端，C5的另一端接地，C4的另一端连接电感L3，L3的另一端连接M2栅端和电阻R2一端，M2漏端连接级间匹配电路的输入端和电感L5的一端，L5的另一端和R2的另一端连接电源VDD。上述所说的级间匹配电路，其结构包括一个电容和一个电感，电容C6一端连接驱动级电路输出端，电容C6另一端连接电感L6的一端，电感L6另一端连接功率匹配输出电路的输入端。上述所说的功率匹配输出电路，其结构包括两个NMOS管，三个电阻，五个电容，三个电感，其中NMOS管M3栅端和电阻R3的一端以及电容C8的一端连接级间匹配电路的输出端，R3的另一端和电容C7的一端连接输入偏置电压VG2，C7的另一端接地，M3源端接地，M3漏端连接电容C9的一端和电感L8的一端，L8的另一端和电容C10的一端连接NMOS管M4的源端，C10的另一端接地，C9的另一端连接电感L7，L7的另一端连接M4栅端和电阻R5一端，M4漏端连接电容C11一端和电感L9的一端以及电阻R4一端，L9的另一端和R5的另一端连接电源VDD，R4另一端连接C8另一端，C11另一端连接输出信号RFOUT。附图说明图1为本专利技术所涉及一种K波段CMOS高效射频功率放大器电路图。其中：1-输入匹配电路，2-驱动级电路，3-级间匹配电路，4-功率匹配输出电路。具体实施方式下面将结合附图对本专利技术做进一步说明。一种K波段CMOS高效射频功率放大器电路(见图1)，包括一个输入匹配电路(1)，一个驱动级电路(2)，一个级间匹配电路(3)，一个功率匹配输出电路(4)，其中信号源RFIN连接输入匹配电路输入端，输入匹配电路输出端连接驱动级电路输入端，输入偏置电压VG1连接驱动级电路，驱动级电路输出端连接级间匹配电路输入端，级间匹配电路输出端连接功率匹配输出电路输入端，输入偏置电压VG2连接功率匹配输出电路，功率匹配输出电路输出端连接输出信号RFOUT。本专利技术所涉及的K波段CMOS高效射频功率放大器电路，其具体信号说明如表1所示。表1信号说明信号名称信号类型功能说明VDD电源电压为整体电路提供电源RFIN射频信号输入输入信号VG1模拟偏置电压提供模拟偏置电压VG2模拟偏置电压提供模拟偏置电压RFOUT射频信号输出输出信号上述所说输入匹配电路(1)，其结构包括一个由电容C1和电感L1组成的并联谐振电路，一个由电容C2和电感L2组成的串联谐振电路，其中并联谐振电路电容C1和电感L1的一端连接于输入信号RFIN，其另一端连接于串联谐振电路的中心抽头电感L2的一端，L2的中心抽头端连接于驱动级电路的输入端，L2的另一端连接串联谐振电路的电容C2的一端，C2的另一端接地。在两个谐振器中由于电感寄生电阻(Rs)的存在，品质因子Q将受到严重的影响。第一个并联谐振电路由于寄生电阻造成低的Q值但可以满足大带宽的需要。第二个串联谐振电路选用中心触头电感，信号从L2中心抽头的输出，寄生电阻约降为原来的一半，大大降低寄生电阻对品质因子Q的影响和降低L2耗能。这样输入匹配电路不仅可以保证宽带输入的同时，而且利用中心触头电感与电容组成的谐振电路降低寄生电阻对品质因子Q的影响。上述所说的驱动级电路(2)，其结构包括两个NMOS管，两个电阻，三个电容，三个电感，其中NMOS管M1的栅端和电阻R1的一端连接输入匹配电路的输出端，R1的另一端和电容C3的一端连接输入偏置电压VG1，C3的另一端接地，M1源端接地，M1漏端连接电容C4的一端和电感L4的一端，L4的另一端和电容C5的一端连接本文档来自技高网...

【技术保护点】
1.一种K波段CMOS高效射频功率放大器电路，包括一个输入匹配电路(1)，一个驱动级电路(2)，一个级间匹配电路(3)，一个功率匹配输出电路(4)，其中信号源RFIN连接输入匹配电路输入端，输入匹配电路输出端连接驱动级电路输入端，输入偏置电压VG1连接驱动级电路，驱动级电路输出端连接级间匹配电路输入端，级间匹配电路输出端连接功率匹配输出电路输入端，输入偏置电压VG2连接功率匹配输出电路，功率匹配输出电路输出端连接输出信号RFOUT。/n

【技术特征摘要】
1.一种K波段CMOS高效射频功率放大器电路，包括一个输入匹配电路(1)，一个驱动级电路(2)，一个级间匹配电路(3)，一个功率匹配输出电路(4)，其中信号源RFIN连接输入匹配电路输入端，输入匹配电路输出端连接驱动级电路输入端，输入偏置电压VG1连接驱动级电路，驱动级电路输出端连接级间匹配电路输入端，级间匹配电路输出端连接功率匹配输出电路输入端，输入偏置电压VG2连接功率匹配输出电路，功率匹配输出电路输出端连接输出信号RFOUT。


2.根据权利1要求所述的K波段CMOS高效射频功率放大器电路，其特征是具有一个输入匹配电路(1)，其结构包括一个由电容C1和电感L1组成的并联谐振电路，以及一个由电容C2和电感L2组成的串联谐振电路，其中并联谐振电路电容C1和电感L1的一端连接于输入信号RFIN，其另一端连接于串联谐振电路的中心抽头电感L2的一端，L2的中心抽头端连接驱动级电路的输入端，L2的另一端连接串联谐振电路电容C2的一端，电容C2的另一端接地。


3.根据权利1要求所述的K波段CMOS高效射频功率放大器电路，其特征是具有一个驱动级电路(2)，其结构包括两个NMOS管，两个电阻，三个电容，三个电感，其中NMOS管M1的栅端和电阻R1的一端连接输入匹配电路的输出端，电阻R1的另一端和电容C3的一端连接输入偏置电压VG1，电容C3的另一端接地，M1源端接地，M1漏端...

【专利技术属性】
技术研发人员：陈力颖，王浩，张思敏，罗奎，杨依林，
申请(专利权)人：天津工业大学，
类型：发明
国别省市：天津;12