测试装置制造方法及图纸

一种测试装置，具有测试模块、主信号供给部，及从信号供给部。测试模块供给至电子元件。主信号供给部依照被给予的时序信号的相位而生成第一时序信号，并将其供给到测试模块。从信号供给部接收自主信号供给部而来的时序信号，生成第二时序信号并供给到测试模块，此第二时序信号用以控制测试模块提供给电子元件的测试图案。从信号供给部具有相位调整电路，其通过延迟自主信号供给部接收的时序信号，使主信号供给部输出第一时序信号的时序，与从信号供给部输出第二时序信号的时序约略相同。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种对电子元件进行测试的测试装置。对认可参照文献的指定国，可将下述申请中所记述的内容利用参照加入本申请中，作为本申请记述的一部分。日本专利早期公开的特愿2003-322094，申请日2003年9月12日。
技术介绍
在公知技术中，对半导体电路等电子元件进行测试的测试装置，通过在电子元件上施加一定的图案(pattern)而进行测试。测试装置包括向电子元件施加预先所确定的图案和测试速率等的测试模块、用于控制测试模块向电子元件施加图案等的时序的时序控制模块。测试模块依据应测试的电子元件的管脚数设置有多个，而且多个时序控制模块是用于产生测试开始时序的模块与用于产生图案施加时序的模块等之类的模块。在公知技术中，时序控制模块依据其机能而分别构成。因为还未找到与本专利技术相关的专利文献等，所以省略其说明。
技术实现思路
专利技术要解决的问题如前所述，在公知技术中，因为是将时序控制模块依据其机能而构成，所以需要制造多个种类的时序控制模块，导致制造成本上升。而且，各个时序控制模块的通用性低，使电子元件的测试效率降低。为了解决这种问题，考虑在各个模块设置能够实现全部机能的构成，并可转换成各模块的机能。以此，可只由一种模块进行电子元件的测试。但是，为了测试电子元件所必需的机能涉及多种，而且为了实现各个机能需要多个管脚，如要以一个模块来实现所有的机能，会使模块的管脚数变得庞大，是不切实际地。因此，考虑利用具有同一构成的多个模块，实现所有的机能。但是，在这种情况下，又会产生必须取得各个模块间的同步的问题。而且，作为其它的课题，在由不同的制造设备所制造的测试模块间，有时从信号的输入到输出的时间等的特性不同，所以难以同时使用这些测试模块。而且，有时时序控制模块要从多个测试模块分别获取故障数据等，并将对多个故障数据进行逻辑运算及汇总的多个数据分配到多个测试模块。即使在这种情况下，各个汇总处理与各个分配处理也需要同步进行。在如上所述，测试装置利用多个信号供给部30与多个测试模块14进行电子元件的测试的情况下，需要由它们之间信号的授受而取得同步。而且，为了从多台主计算机分别进行各个汇总处理与分配处理，需要多个缓存器，导致电路规模和成本的增大。所以，需要降低缓存器数目。而且，为了进行汇总处理与分配处理，需要多根信号线，但如在半导体基板上形成多根信号线，则需要对电路配置进行研讨。课题的解决方案为了解决上述问题，在本专利技术的实施例中提供一种测试装置，测试电子元件，此测试装置包括测试模块，把用于测试电子元件的测试图案供给至电子元件；主信号供给部，依照被给予的时序信号的相位生成第一时序信号，用以控制测试模块把测试图案供给到电子元件，并将第一时序信号供给到测试模块中预定的一个或多个管脚；以及从信号供给部，从主信号供给部接收时序信号，并依照自主信号供给部所接收的时序信号的相位，生成第二时序信号，用以控制测试模块把该测试图案供给到电子元件，并将第二时序信号供给到测试模块的管脚之中与主信号供给部不同的一个或多个管脚。其中从信号供给部具有相位调整电路，通过延迟自主信号供给部接收的时序信号，使主信号供给部输出第一时序信号的时序，与从信号供给部输出第二时序信号的时序约略相同。在上述测试装置中，还可包括生成基准时钟脉冲的基准时钟脉冲生成部。且此相位调整电路包括多个触发器，自主信号供给部接收时序信号，并根据基准时钟脉冲生成部所生成的基准时钟脉冲，以依次地接收传送时序信号的方式串联着；以及时序选择部，接收自各个触发器所输出的时序信号，从接收的时序信号中任选一个作为第二时序信号而输出。其中测试装置还可包括控制部，控制时序选择部选择时序信号中的哪一个，以使主信号供给部输出第一时序信号的时序，与从信号供给部输出第二时序信号的时序约略相同。在上述测试装置中，其中相位调整装置包括相位调整用可变延迟电路，延迟自主信号供给部所接收的时序信号。控制部使相位调整用可变延迟电路的延迟量依次变化，并检测出时序信号的值发生变化的时序与触发器中的任意一个触发器所取出的时序信号的值约略相同时的相位调整用可变延迟电路的延迟量。并将相位调整用可变延迟电路的延迟量设定在检测出的延迟量至偏离约略基准时钟脉冲的半周期的延迟量之间亦可。在上述测试装置中，其中控制部生成时序信号，且主信号供给部与从信号供给部为具有相同结构的电路。主信号供给部及从信号供给部还包括主从选择部，选择把相位调整用可变延迟电路所延迟的时序信号，或是控制部所生成的时序信号中的一个供给到上述这些触发器。且控制部根据主信号供给部及从信号供给部是发挥主信号供给部或从信号供给部中哪一个的功能，来控制主从选择部选择上述这些时序信号中的哪一个亦可。在上述测试装置中，其中控制部使主信号供给部的时序选择部选择预定的触发器所输出的时序信号，作为该第一时序信号，并控制从信号供给部的时序选择部选择哪一个时序信号，使主信号供给部输出第一时序信号的时序，与从信号供给部输出第二时序信号的时序约略相同。在上述测试装置中，其中控制部使主信号供给部的时序选择部从串联的触发器中，把设于略中央的触发器所输出的时序信号选为第一时序信号亦可。然而，上述专利技术的概要，并未列举本专利技术全部的必要特征，上述特征群的次组合也可作为本专利技术。专利技术的效果依照本专利技术的特征，具备根据被给予的时序信号而输出第一时序信号的主信号供给部、与根据通过主信号供给部而被给予的时序信号而输出第二时序信号的从信号供给部，在此情况下可调整被给予至各信号供给部的时序信号的相位的差异。附图说明图1为关于本专利技术的实施形态的测试装置100的构成的一个实施例。图2为开关矩阵20的构成的一个实施例。图3为信号供给部30及时钟脉冲控制电路70的构成的一个实施例。图4为环形电路110的构成的一个实施例。图5为基准时钟脉冲分配电路80的构成的一个实施例。图6为在从图3至图5中所说明的，多个信号供给部30输出时序信号的时序的调整方法的一个实施例的流程图。图7A、图7B为时序信号和基准时钟脉冲的关系，其中图7A为不对基准时钟脉冲用可变延迟电路36的延迟量进行调整的情况的一个实施例，图7B为对基准时钟脉冲用可变延迟电路36的延迟量进行调整的情况的一个实施例。图8为相位调整电路50的构成的一个实施例。图9为发生电路48及时序信号分配电路56的构成的一个实施例。图10为汇总电路46及时序信号分配电路56的构成的一个实施例。图11A～11C为多个汇总部160及多个分配部140的，在半导体基板(图中未示出)上的配置实施例，其中图11A～图11C分别表示多个汇总部160及多个分配部140的，在半导体基板上的配置的一个图12为多个触发器部186及多个选择部188的构成的一个实施例。图13为在控制部12上所设置的，用于控制多个缓存器部146的写入控制电路的构成的一个实施例。主要元件标记说明10基准时钟脉冲生成部12控制部14测试模块16元件接触部18分配器20开关矩阵 22测试板30信号供给部32计数器部34返回用可变延迟电路36基准时钟脉冲用可变延迟电路38触发器40返回电路42多个触发器44返回信号选择部46汇总电路48发生电路50相位调整电路52多个触发器54时序选择部56时序信号分配电路60时序供给部62多个触发器64时序信号选择本文档来自技高网...

【技术保护点】
一种测试装置，其特征是测试电子元件，该测试装置包括：测试模块，把用于测试该电子元件的测试图案供给至该电子元件；主信号供给部，依照被给予的时序信号的相位生成第一时序信号，用以控制该测试模块把该测试图案供给到该电子元件，并将该第 一时序信号供给到该测试模块中预定的一个或多个管脚；以及从信号供给部，从该主信号供给部接收上述被给予的时序信号，并依照自该主信号供给部所接收的上述被给予的时序信号的相位，生成第二时序信号，用以控制该测试模块把该测试图案供给到该电子元件 ，并将该第二时序信号供给到该测试模块的管脚之中与该主信号供给部不同的一个或多个管脚，其中该从信号供给部具有相位调整电路，通过延迟自该主信号供给部接收的上述被给予的时序信号，使该主信号供给部输出该第一时序信号的时序，与该从信号供给部输 出该第二时序信号的时序约略相同。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：佐藤浩，
申请(专利权)人：爱德万测试株式会社，
类型：发明
国别省市：JP[日本]