分频器制造技术

本发明专利技术的实施例公开一种分频器，此分频器包含一涟波计数单元，一重新载入信号输出单元和一状态延展单元。涟波计数单元配置为用以根据时脉信号输出多个分频信号。重新载入信号输出单元耦接至涟波计数单元，且配置为用以判断涟波计数单元是否处于终止状态，并依据分频信号和遮罩信号输出重新载入信号。状态延展单元耦接至涟波计数单元和重新载入信号输出单元，且配置为用以依据重新载入信号发送遮罩信号。

【技术实现步骤摘要】
分频器
本专利技术涉及一种分频器，特别是一种多模块态的分频器电路。
技术介绍
分频器广泛运用于现代的无线通信系统中，在一些分频器的电路结构中，涟波计数器被用于频率分割。然而，当涟波计数器中的计数器数量越来越多，延迟的问题也会越来越严重。
技术实现思路
本专利技术的实施例公开一种分频器，此分频器包含一涟波计数单元，一重新载入信号输出单元和一状态延展单元。涟波计数单元配置为用以根据时脉信号输出多个分频信号。重新载入信号输出单元耦接至涟波计数单元，且配置为用以判断涟波计数单元是否处于终止状态，并依据分频信号和遮罩信号输出重新载入信号。状态延展单元耦接至涟波计数单元和重新载入信号输出单元，且配置为用以依据重新载入信号发送遮罩信号。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1为根据本专利技术一实施例的分频器的方块图；图2为根据本专利技术一实施例的分频器的信号-时间关系图；图3为根据本专利技术一实施例的状态延展单元的方块图；图4为根据本专利技术一实施例的状态延展单元的信号-时间关系图；图5为根据本专利技术另一实施例的状态延展单元的方块图。图中元件标号说明：10：分频器102：涟波计数单元104：重新载入信号输出单元106、106a、106b：状态延展单元1041：组合逻辑电路1043：D型触发器C1～C4：时脉信号周期CLK：时脉信号CMP：比较器D1～D3：D型触发器D1in1～D3in1：第一输入节点D1in2～D3in2：第二输出节点D1in3～D3in3：第三输入节点D1out～D3out：输出节点FD1、…、FDn：分频信号LC：漏电电容MK：遮罩信号PS：电源REL：重新载入信号S1：第一信号SW：开关T1～T3：时脉信号周期Verf1：参考电压具体实施方式请参考图1，图1为根据本专利技术一实施例的分频器方块图，分频器10包括一涟波计数单元102，一重新载入信号输出单元104和一状态延展单元106。涟波计数器102配置为用以接收一时脉信号CLK并输出多个分频信号FD1～FDn，其中分频信号FD1～FDn的频率为时脉信号CLK的1/N，在不同的分频信号中，N可为不同的整数。本领域技术人员可以各种方式实现涟波计数单元102。在一实施例中，涟波计数单元102包括多个D型触发器以串接方式耦接，且配置为用以个别地输出分频信号FD1～FDn。重新载入信号输出单元104耦接至涟波计数单元102，重新载入信号输出单元104配置为用以接收时脉信号CLK、一遮罩信号MK和一分频信号FD1～FDn，并根据时脉信号CLK、遮罩信号MK和分频信号FD1～FDn输出一重新载入信号REL。明确来说，重新载入信号输出单元104能依据时脉信号CLK、遮罩信号MK和分频信号FD1～FDn判断涟波计数单元102是否在一终止状态，当重新载入信号输出单元104判断涟波计数单元102在终止状态时，重新载入信号输出单元104可输出“TRUE”(例如：数字的1)做为重新载入信号REL。在一实施例中，重新载入信号输出单元104包括一组合逻辑电路1041(即此实施例中的一多输入或非门)和一D型触发器1043，多输入或非门1041配置为用以接收遮罩信号MK和分频信号FD1～FDn，并根据遮罩信号MK和分频信号FD1～FDn输出一第一信号S1。在一实施例中，多输入或非门可以多个或非门(NORgate)和与非门(NANDgate)(即双输入或非门和与非门)以串接方式耦接来实施。D型触发器1043耦接至多输入或非门，D型触发器1043配置为用以接收时脉信号CLK和第一信号S1，并依据时脉信号CLK和第一信号S1输出重新载入信号REL。重新载入信号被传送至涟波计数单元102，涟波计数单元102依据重新载入信号REL判断是否重置并载入一新的时脉信号，其中新的时脉信号可能与时脉信号CLK不同。举例来说，如果重新载入信号REL指示涟波计数单元102在一终止阶段，涟波计数单元102可重置并重新载入一新的时脉信号。状态延展单元106耦接至涟波计数单元102和重新载入信号输出单元104，状态延展单元106配置为用以接收重新载入信号REL和时脉信号CLK，并依据重新载入信号REL和时脉信号CLK输出遮罩信号MK。明确来说，遮罩信号MK用于延长涟波计数单元102的终止状态。接着，关于分频器的原理请参照图2，图2为本专利技术实施例中分频器10的信号-时间关系图。在此实施例中，分频信号FD1的频率为时脉信号CLK频率的1/2，分频信号FD2的频率为时脉信号CLK频率的1/4，分频信号FD3的频率为时脉信号CLK频率的1/8，依此类推。当分频信号FD1～FDn和遮罩信号MK位于低电位时，第一信号S1为高电位。换句话说，当任一分频信号FD1～FDn和遮罩信号位于高电位时，第一信号S1为低电位。如图2所示，在T1时，分频信号FD1～FDn和遮罩信号位于低电位，且第一信号S1进入持续一个时脉周期的高电位。在T2时，重新载入信号REL进入持续一个时脉周期的高电位。在T3时，遮罩信号进入持续一或多个时脉周期的高电位。在遮罩信号MK位于高电位的期间，第一信号S1无视于分频信号FD1～FDn而位于低电位，举例来说，在此实施例中涟波计数单元102配置为用以当重新载入信号REL进入高电位时，输出数字的“000…01”作为分频信号FD1～FDn(即分频信号FD1～FD(n-1)为0，且分频信号FDn为1)。然而，由于涟波计数单元102中第n个涟波计数器的长延迟，第n个涟波计数器所输出的分频信号FDn有可能在重新载入之后位于低电位(即数字的0)。这会造成在没有遮罩信号MK时，第一信号S1不该位于高电位却位于高电位。通过调整遮罩信号MK的脉冲宽度，这些当遮罩信号MK位于高电位的期间由涟波计数单元102所产生异常输出能被遮蔽。请参照图3，图3为本专利技术实施例中状态延展单元的方块图，状态延展单元106a包括多个阶的D型触发器D1～D3并以串接方式耦接，每一D型触发器D1～D3包括一第一输入节点D1in1～D3in3、一第二输入节点D1in2～D3in2、一第三输入节点D1in3～D3in3和一输出节点D1out～D3out。D型触发器D1～D3的第一阶D1中的第一输入节点D1in1耦接至用以代表数字0的一参考电压Vref(例如:接地)。D型触发器D1～D3最后一阶D3中的输出节点D3out配置为用以输出遮罩信号MK，且耦接至重新载入信号输出单元104。D型触发器D1～D3中的第二输入节点D1in2～D3in2配置为用以接收时脉信号CLK。第三输入节点D1in3～D3in3配置为用以接收重新载入信号REL或与重新载入信号相关联的信号，例如：重新载入信号REL的一反向信号。位于第一阶D1和最后一阶D3本文档来自技高网...

【技术保护点】
1.一种分频器，包含：/n一涟波计数单元，配置为用以依据一时脉信号输出多个分频信号；/n一重新载入信号输出单元，耦接至该涟波计数单元且配置为用以判断该涟波计数单元是否处于一终止状态，并依据该多个分频信号与一遮罩信号输出一重新载入信号；以及/n一状态延展单元，耦接至该涟波计数单元和该重新载入信号输出单元，且配置为用以依据该重新载入信号输出该遮罩信号。/n

【技术特征摘要】
20190521 US 16/418,7801.一种分频器，包含：
一涟波计数单元，配置为用以依据一时脉信号输出多个分频信号；
一重新载入信号输出单元，耦接至该涟波计数单元且配置为用以判断该涟波计数单元是否处于一终止状态，并依据该多个分频信号与一遮罩信号输出一重新载入信号；以及
一状态延展单元，耦接至该涟波计数单元和该重新载入信号输出单元，且配置为用以依据该重新载入信号输出该遮罩信号。


2.如权利要求1所述的分频器，其特征在于，该重新载入信号输出单元包含一组合逻辑电路和一D型触发器，该组合逻辑电路配置为用以根据该多个分频信号和该遮罩信号输出一第一信号，该D型触发器耦接至该组合逻辑电路，并配置为用以依据该第一信号和该时脉信号输出该重新载入信号。


3.如权利要求2所述的分频器，其特征在于，该组合逻辑电路为一多输入或非门。


4.如权利要求1所述的分频器，其特征在于，该状态延展单元包含以串接方式耦接的多个阶D型触发器。


5.如权利要求4所述的分频器，其特征在于，各该D型触发器包含一第一输入节点，一第二输入节点，一第三输入节点和一输出节点，该多个D型触发器中的一第一阶的该第一输入节点耦接至一参考电压，该多个D型触发器中的一最后一阶的该输出节点配置为用以输出该遮...

【专利技术属性】
技术研发人员：康毓轩，李政隆，
申请(专利权)人：聚睿电子股份有限公司，
类型：发明
国别省市：中国台湾;71