寄存器突发访问控制的方法、电子设备及存储介质技术

本发明专利技术提供一种寄存器突发访问控制的方法、电子设备及存储介质，所述方法包括：S1、多通道接收主设备发送的读请求和写请求；S2、通过发送接口协议时序将当前接收的读请求或写请求进行转换，以通过同一数据发送通道将读请求和写请求发送给从设备；S3、通过接收接口协议时序转换从设备对应读请求或写请求反馈的应答数据，以通过同一数据返回通道对从设备的应答数据进行反馈；应答数据包括对应读请求反馈的读数据信息和读状态信息，以及对应写请求反馈的写状态信息；S4、解析接收接口协议时序，将读请求对应的应答数据和写请求对应的应答数据分别通过不同的数据返回通道反馈给主设备。本发明专利技术简化控制逻辑，实现数据按照流水线方式传输。

【技术实现步骤摘要】
寄存器突发访问控制的方法、电子设备及存储介质
本专利技术属于集成电路设计领域，主要涉及一种寄存器突发访问控制的方法、装置及存储介质。
技术介绍
ASIC设计中，从设备上存在大量的可配置或记录芯片运行状态的表项或寄存器；与ASIC连接的主设备(可以是外接或内嵌的主设备，如CPU等)需要读写这些表项或寄存器；这个读写的通道称为寄存器访问接口。随着ASIC要支持的功能越来越多，逻辑设计越来越复杂，需要主设备访问的表项和寄存器也就越来越多；如何提高寄存器访问接口的处理性能，提高主设备对从设备上的表项和寄存器的访问效率变得越来越重要。影响主设备访问这些表项和寄存器效率的因素主要有以下几个，主设备读写这些表项或寄存器时的操作步骤是否简单，寄存器访问接口处理性能。现有技术中，采用下述两个方案提高寄存器访问接口的处理性能。方案一采用芯片内部LocalBus(本地总线，也称CPU总线)总线接口协议作为寄存器访问接口协议，主设备直接操作该总线接口实现对从设备的读写访问；方案二采用ARM公司的高速AMBA(AdvancedMicrocontrolle本文档来自技高网...

【技术保护点】
1.一种寄存器突发访问控制方法，其特征在于，所述方法包括：/nS1、多通道接收主设备发送的读请求和写请求；/nS2、通过所述发送接口协议时序将当前接收的所述读请求或写请求进行转换，以通过同一数据发送通道将读请求和写请求发送给从设备；/nS3、通过所述接收接口协议时序转换从设备对应所述读请求或写请求反馈的应答数据，以通过同一数据返回通道对所述从设备的应答数据进行反馈；所述应答数据包括对应所述读请求反馈的读数据信息和读状态信息，以及对应所述写请求反馈的写状态信息；/nS4、解析接收接口协议时序，将所述读请求对应的应答数据和写请求对应的应答数据分别通过不同的数据返回通道反馈给主设备。/n

【技术特征摘要】
1.一种寄存器突发访问控制方法，其特征在于，所述方法包括：
S1、多通道接收主设备发送的读请求和写请求；
S2、通过所述发送接口协议时序将当前接收的所述读请求或写请求进行转换，以通过同一数据发送通道将读请求和写请求发送给从设备；
S3、通过所述接收接口协议时序转换从设备对应所述读请求或写请求反馈的应答数据，以通过同一数据返回通道对所述从设备的应答数据进行反馈；所述应答数据包括对应所述读请求反馈的读数据信息和读状态信息，以及对应所述写请求反馈的写状态信息；
S4、解析接收接口协议时序，将所述读请求对应的应答数据和写请求对应的应答数据分别通过不同的数据返回通道反馈给主设备。


2.根据权利要求1所述的寄存器突发访问控制方法，其特征在于，所述方法还包括：
采用AXI接口协议的AXI写地址通道、AXI写数据通道接收写请求；
采用AXI接口协议的AXI读地址通道接收读请求；
采用AXI接口协议的AXI写响应通道反馈、解析所述接收接口时序获得的写状态信息；
采用AXI接口协议的AXI读数据通道反馈、解析所述接收接口时序获得的读数据信息和读状态信息。


3.根据权利要求1所述的寄存器突发访问控制方法，其特征在于，在步骤S1和步骤S2之间，所述方法还包括：
M1、将通过不同通道接收的写请求和读请求分别进行存储；
M2、对读请求和写请求进行仲裁，以使在同一时刻仅对其中之一通过接口协议时序转换。


4.根据权利要求3所述的寄存器突发访问控制方法，其特征在于，步骤M1包括：
将通过不同通道接收的写请求相关的状态信号、写请求相关的数据信号以及读请求相关的状态信号分别写入不同的FIFO中；写请求相关的状态信号包括：写地址、写数据长度、写数据宽度；写请求相关的数据信号包括：写数据，写字节有效标志，当前写数据的最后一个数据的有效标志；读请求相关的状态信号包括：读地址、读数据长度、读数据宽度；
当对应写请求相关的状态信号和写请求相关的数据信号的FIFO均存在数据时，在相应的FIFO中提取写请求，并对所述写请求产生仲裁状态标志；当对应所述读请求相关的状态信号的FIFO存在数据时，在相应的FIFO中提取读请求，并对所述读请求产生仲裁状态标志；
步骤M2包括：根据读请求和写请求携带的仲裁状态标志对读请求和写请求进行仲裁，以使在同一时刻仅对其中之一通过接口协议时序转换。


5.根据权利要求1所述的寄存器突发访问控制方法，其特征在于，发送接口协议时序包括：
reqValid信号，所述reqValid信号在接收到读请求或写请求时，用于标志当前请求是否有效；
reqRead信号，所述reqRead信号在接收到读请求或写请求时，用于标志当前选择读操作还是写操作；
reqCmd信号，所述reqCmd信号在reqValid信号有效的前提下，在第一个时刻标识传递数据的类型，自第二时刻起，...

【专利技术属性】
技术研发人员：贾复山，唐飞，
申请(专利权)人：盛科网络苏州有限公司，
类型：发明
国别省市：江苏;32