【技术实现步骤摘要】
主机装置物理地址编码
本公开涉及主机装置，具体涉及主机装置物理地址编码。
技术介绍
存储器装置是为主机系统(例如，计算机或其它电子装置)提供数据的电子存储的半导体电路。存储器装置可以是易失性的或非易失性的。易失性存储器需要电源来维持数据，并且包含例如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等装置。非易失性存储器可在不通电时保持所存储的数据，并且包含例如快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)或磁阻式随机存取存储器(MRAM)等装置。主机系统(例如，主机)通常包含主机处理器、用以支持主机处理器的第一数量的主机存储器(例如，主存储器，通常是易失性存储器，例如DRAM)，以及一或多个存储系统(例如，通常是非易失性存储器，例如快闪存储器)，所述一或多个存储系统提供附加存储以保留除主存储器之外...
【技术保护点】
1.一种系统，其包括：/n主机装置，其包括主机处理器和一组易失性存储器单元；以及/n存储系统，其包括一组非易失性存储器单元和控制电路，/n其中所述控制电路经配置以维持在所述存储系统上的第一层逻辑到物理L2P表中的存储在所述一组非易失性存储器单元上的数据的逻辑块地址LBA与物理地址PA之间的关系，且通过通信接口将第一层L2P表信息提供到所述主机装置，/n其中所述主机处理器经配置以通过所述通信接口从所述存储系统接收所述第一层L2P表信息，并使用所接收的所述第一层L2P表信息维持所述主机装置上的主机L2P表，并且/n其中所述主机处理器经配置以向所述存储系统提供针对与第一LBA相关...
【技术特征摘要】
20190521 US 16/418,8451.一种系统，其包括：
主机装置，其包括主机处理器和一组易失性存储器单元；以及
存储系统，其包括一组非易失性存储器单元和控制电路，
其中所述控制电路经配置以维持在所述存储系统上的第一层逻辑到物理L2P表中的存储在所述一组非易失性存储器单元上的数据的逻辑块地址LBA与物理地址PA之间的关系，且通过通信接口将第一层L2P表信息提供到所述主机装置，
其中所述主机处理器经配置以通过所述通信接口从所述存储系统接收所述第一层L2P表信息，并使用所接收的所述第一层L2P表信息维持所述主机装置上的主机L2P表，并且
其中所述主机处理器经配置以向所述存储系统提供针对与第一LBA相关联的第一数据和与所述第一数据相关联的主机L2P条目的读取命令，所述主机L2P条目包括：
根据所述主机L2P表在所述存储系统上的所述第一LBA的物理地址；以及
所述存储系统上的所述L2P表的与所述第一LBA相关联的一部分的物理地址。
2.根据权利要求1所述的系统，
其中所述控制电路经配置以维持所述存储系统上的所述L2P表的所述物理地址和与第二层L2P表中的所述第一LBA相关联的所述第一层L2P表之间的关系，
其中所述控制电路经配置以接收与所述第一LBA及所述主机L2P条目相关联的所述读取命令，并且
其中所述控制电路经配置以使用所述主机L2P表的与所述第一LBA和所述第二层L2P表相关联的所述一部分的所述物理地址从所述主机L2P条目验证所述第一LBA的所述物理地址。
3.根据权利要求2所述的系统，
其中所述存储系统包括第一组易失性存储器单元，
其中所述一组非易失性存储器单元被组织成子区域，所述子区域被组织成多个物理地址群集，并且
其中所述控制电路经配置以维持所述第一组易失性存储器单元上的所述多个群集的有效性的位图。
4.根据权利要求3所述的系统，
其中所述控制电路经配置以响应于所述存储系统的检测到的低功率状态将群集指定为无效，而不进行所述位图的与所述群集相关联的一部分的后续写入或更新。
5.根据权利要求3所述的系统，
其中，响应于所接收的所述读取命令，所述控制电路经配置以确定与所述第一LBA和所述主机L2P条目相关联的所述群集的所述有效性，
其中，如果与所述第一LBA和所述主机L2P条目相关联的所述群集被确定为无效，那么所述控制电路经配置以确定所述主机L2P表的与所述第一LBA相关联的所述一部分的所述物理地址与所述存储系统上的存储在所述第二层L2P表中的所述L2P表的所述物理地址的匹配，并且
其中，如果所述主机L2P表的与所述第一LBA相关联的所述一部分的所述物理地址与所述存储系统上的存储在所述第二层L2P表中的所述L2P表的所述物理地址匹配，那么所述控制电路经配置以将与所述第一LBA和所述主机L2P条目相关联的所述群集指定为有效。
6.根据权利要求5所述的系统，
其中，如果所述主机L2P表的与所述第一LBA相关联的所述一部分的所述物理地址与所述存储系统上的存储在所述第二层L2P表中的所述L2P表的所述物理地址匹配，那么所述控制电路经配置以将与所述主机L2P表的所述一部分相关联的每个群集指定为有效、与所述主机L2P条目相关联的每个群集指定为有效。
7.根据权利要求3所述的系统，
其中所述通信接口包含通用闪存UFS接口，
其中所述存储系统包含UFS装置，并且
其中所述主机装置包含UFS主机装置，并且
其中所述主机L2P表的所述部分包含L2P组块，其中每个子组被组织成多个组块，每个组块表示多个群集。
8.根据权利要求1所述的系统，
其中与所述第一数据相关联的所述主机L2P条目包括8个位，
其中根据所述主机L2P表在所述存储系统上的所述第一LBA的所述物理地址包括4个字节，并且
其中所述存储系统上的所述L2P表的与所述第一LBA相关联的一部分的所述物理地址包括4个字节。
9.一种系统，其包括：
存储系统，其包括一组非易失性存储器单元和控制电路，
其中所述控制电路经配置以维持在所述存储系统上的第一层逻辑到物理L2P表中的存储在所述一组非易失性存储器单元上的数据的逻辑块地址LBA与物理地址PA之间的关系，且通过通信接口将第一层L2P表信息提供到主机装置，
其中所述控制电路经配置以从所述主机装置的主机处理器接收针对与第一LBA相关联的第一数据和与所述第一数据相关联的主机L2P条目的读取命令，所述主机L2P条目包括：
根据主机L2P表在所述存储系统上的所述第一LBA的物理地址；以及
所述存储系统上的所述L2P表的与所述第一LBA相关联的一部分的物理地址，
其中所述控制电路经配置以维持所述存储系统上的所述L2P表的所述物理地址和与第二层L2P表中的所述第一LBA相关联的所述第一层L2P表之间的关系，并且
其中所述控制电路经配置以使用所述主机L2P表的与所述第一LBA和所述第二层L2P表相关联的所述一部分的所述物理地址从所述主机L2P条目验证所述第一LBA的所述物理地址。
10.根据权利要求9所述的系统，
其中所述存储系统包括第一组易失性存储器单元，
其中所述一组非易失性存储器单元被组织成子区域，所述子区域被组织成多个物理地址群集，
其中所述控制电路经配置以维持所述第一组易失性存储器单元上的所述多个群集的有效性的位图，并且
其中所述控制电路经配置以响应于所述存储系统的检测到的低功率状态将群集指定为无效，而不进行所述位图的与所述群集相关联的一部分的后续写入或更新。
11.根据权利要求10所述的系统，
其中，响应于所接收的所述读取命令，所述控制电路经配置以确定与所述第一LBA和所述主机L2P条目相关联的所述群集的所述有效性，
其中，如果与所述第一LBA和所述主机L2P条目相关联的所述群集被确定为无效，那么所述控制电路经配置以确定所述主机L2P表的与所述第一LBA相关联的所述一部分的所述物理地址与所述存储系统上的存储在所述第二层L2P表中的所述L2P表的所述物理地址的匹配，并且
其中，如果所述主机L2P表的与所述第一LBA相关联的所述一部分的所述物理地址与所述存储系统上的存储在所述第二层L2P表中的所述L2P表的所述物理地址匹配，那么所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。