多通道并行搜索跟踪测距设备制造技术

本发明专利技术公开了一种多通道并行搜索跟踪测距设备。主要解决现有技术在飞行器经过复杂地形条件时，因跟踪错误的回波信号，导致在短时间内输出错误高度的问题。其包括：收发天线、收发单元、A/D单元和信号处理单元。信号处理单元包括设有两个通道，每个通道均由FPGA和DSP实现；FPGA中两个通道分别与DSP中相同通道进行交互，同时DSP中两个通道内的模块进行相互交联和控制。信号处理单元产生的伪码经发射单元调制后通过发射天线发射，从目标地面反射的信号经过接收天线进入接收单元，混频后通过A/D单元采样再返回信号处理单元，得出目标距离并输出。本发明专利技术提高了输出高度信息的准确性，可用于航空飞行器中对飞行高度的测量。

【技术实现步骤摘要】
多通道并行搜索跟踪测距设备
本专利技术属于测距
，特别涉及一种测距设备，可用于航空飞行器中对飞行高度的测量或雷达测距。
技术介绍
测距设备用于测量使用者与目标之间的距离，通常由各类车辆或飞行器装备使用，测量所需距离。无线电高度表是各种航空航天飞行器上必不可少的电子测距设备，可实时测量飞行器相对地面的高度。无线电高度表主要有三种工作体制，一是脉冲体制，二是调频连续波体制，以及伪码连续波测高体制。每种体制高度表的工作方式都是通过捕获和跟踪过程完成。高度表在捕获过程中，要遍历其工作高度，搜索地面回波信号，一旦找到合适的信号，即完成信号捕获，进入跟踪状态。在跟踪状态下，为稳定和精确跟踪，高度表只对当前目标距离信号附近几十米范围的信号敏感，并据此进行跟踪和处理。CN101241186专利公开了一种基于伪随机码测距的无线电高度表，该高度表包括发射模块、接收模块和信号处理模块，采用伪码测距技术对地面回波信号进行捕获与跟踪，完成高度测量任务。其中捕获过程需要遍历其工作高度，需时间较长，且捕获高度精度不足，跟踪过程中高度信号敏感范围小，无法本文档来自技高网...

【技术保护点】
1.一种多通道并行搜索跟踪的测距设备，包括：发射天线(1)、接收天线(2)、射频收发组件(3)、A/D单元(4)、信号处理单元(5)、接口单元(6)和电源单元(7)，射频收发组件(3)由发射单元和接收单元组成，信号处理单元产生的伪码经发射单元调制后通过发射天线发射，从目标地面反射的信号经过接收天线进入射频收发组件中的接收单元，混频后输出给A/D单元，经A/D单元采样后返回给信号处理单元，通过计算收发信号的时间差得出目标距离或设备高度，并通过接口单元输出；电源单元(7)将系统提供的28V电源进行5V、12V、3.3V、1.2V及1.8V的转换，以分别提供给射频收发组件(3)、A/D单元(4)信号...

【技术特征摘要】
1.一种多通道并行搜索跟踪的测距设备，包括：发射天线(1)、接收天线(2)、射频收发组件(3)、A/D单元(4)、信号处理单元(5)、接口单元(6)和电源单元(7)，射频收发组件(3)由发射单元和接收单元组成，信号处理单元产生的伪码经发射单元调制后通过发射天线发射，从目标地面反射的信号经过接收天线进入射频收发组件中的接收单元，混频后输出给A/D单元，经A/D单元采样后返回给信号处理单元，通过计算收发信号的时间差得出目标距离或设备高度，并通过接口单元输出；电源单元(7)将系统提供的28V电源进行5V、12V、3.3V、1.2V及1.8V的转换，以分别提供给射频收发组件(3)、A/D单元(4)信号处理单元(5)和接口单元(6)所需的工作电压，其特征在于：
信号处理单元包括两个通道，每个通道均由FPGA和DSP实现；
所述FPGA的两个通道结构相同，即每个通道均包括：频率字锁存器、累加器、和本地码计数器和相关处理模块；
所述DSP的两个通道均设有本地码移位控制模块；
FPGA中两个通道相互独立，分别与DSP中相同通道的本地码移位控制模块进行交互，DSP中两个通道的本地码移位控制模块用于控制FPGA内的频率字锁存器和本地码计数器模块，同时DSP中两个通道的模块在任务过程中进行相互交联和控制。


2.根据权利要求1所述的设备，其特征在于，FPGA中的第一通道频率字锁存器(51)，用于锁存由DSP中的第一通道本地码移位控制模块(54)产生的第一通道本地码移位频率字，并将其送入第一通道累加器(52)进行累加，以产生的溢出信号作为第一通道的本地码计数器(53)的移位时钟，并同时上传给第一通道相关处理模块(59)，第一通道相关处理模块(59)同时将处理结果反馈给第一通道本地码移位控制模块(54)。


3.根据权利要求1所述的设备，其特征在于，FPGA中第一通道本地码计数器(53)，用于计数第一通道的本地码移位相位，并将计数结果传输给DSP的第一通道本地码移位控制模块(54)，DSP的第一通道本地码移位控制模块(54)同时对FPGA第一通道本地码计数器(53)的计数过程进行暂停和清零控制。


4.根据权利要求1所述的设备，其特征在于，FPGA中的第二通道频率字锁存器(55)，用于锁存由DSP中的第二通道本地码移位控制模块(58)产生的第一通道本地码移位频率字，并将其送入第二通道累加器(56)进行累加，以产生的溢出信号作为第二通道本地码计数器(57)的移位时钟，并同时上传给第二通道相关处理模块(60)，第二通道相关处理模块(60)同时将处理结果反馈给第二通道本地码移位控制模块(58)。


5.根据权利要求1所述的设备，其特征在于，FPGA中的第二通道本地码计数器(57)，用于计数第二通道的本地码移位相位，并将计数结果传输给DSP的第二通道本地码移位控制模块(58)，DSP的第二通道本地码移位控制模块(58)同时对该FPGA中第二通道本地码计数器(57)的计数过程进行暂停和清零控制。


6.根据权利要求1所述的设备，其特征在于，DSP中两个通道的模块在任务过程中进行相互交联和控制，是指DSP中的两个通道根据当前状态进行相互监控，即在DSP的第一通道采样数据到来时，判断DSP的第一通道当前状态，并根据第一通道当前状态进一步判断DSP的第二通道当前状态：在DSP的第二通道采样数据到来时，判断DSP的第二通道当前状态，并根据第二通...

【专利技术属性】
技术研发人员：席睿波，常东胜，黄鹂，李雄，赵谦，刘剑，
申请(专利权)人：陕西长岭电子科技有限责任公司，
类型：发明
国别省市：陕西;61