一种用于混合集成电路寿命预计试验的测试芯片及应用制造技术

本发明专利技术公开了一种用于混合集成电路寿命预计试验的测试芯片及应用，包括基底，所述基底的中心区域设置有用于模拟芯片发热的加热PN结，且所述加热PN结还用于监测芯片温度；所述基底上还沿基底周向设置有若干组菊花链单元，每组所述菊花链单元包括两个电连接的菊花链Pad，任意相邻且不属于同一组菊花链单元中的两个菊花链Pad之间的距离相等。以不同工艺方式对该芯片进行组装，可准确模拟混合集成电路各类应用场景，通过对各类参数进行监测，便可建立电路在工作过程中应力条件与工作时间的失效物理模型，为定量评估各类表贴及键合界面退化可靠性提供方法，同时也为改进SMT及引线键合工艺、延长混合集成电路产品寿命提供依据。

【技术实现步骤摘要】
一种用于混合集成电路寿命预计试验的测试芯片及应用
本专利技术属于混合集成电路可靠性研究
，具体涉及一种用于混合集成电路寿命预计试验的测试芯片及应用。
技术介绍
SMT及引线键合是混合集成电路主要工艺方式，元器件焊接、粘接界面可靠性及引线键合可靠性是决定混合电路工作寿命的重要指标，如何准确地对各类表贴界面及键合界面退化情况进行试验和预测，是混合电路可靠性领域研究的关键。传统的混合集成电路寿命预计是基于数理统计手册式的寿命预测方法，以美国国防部在1957年推出的ML-HDBK-217《电子设备可靠性预计手册》为代表，我国采用GJB/Z299C-2006《电子设备可靠性预计手册》进行电子产品的寿命预测。但随着产品设计技术的高速发展，基于数理统计方法的预测数据更新速度往往滞后于产品的更新速度，因此就暴露出了在寿命预测的过程中预测结果不准确的问题。此外，标准化、流程式的预测缺乏对失效的原理和本质的认识，也造成预测的结果不准确且没有说服力，对提高产品可靠性没有指导意义。
技术实现思路
本专利技术的目的在于针对现有混合集成电本文档来自技高网...

【技术保护点】
1.一种用于混合集成电路寿命预计试验的测试芯片，其特征在于，包括基底，所述基底的中心区域设置有用于模拟芯片发热的加热PN结(D1)，且所述加热PN结(D1)还用于监测芯片温度；所述基底上还沿基底周向设置有若干组菊花链单元，每组所述菊花链单元包括两个电连接的菊花链Pad，任意相邻且不属于同一组菊花链单元中的两个菊花链Pad之间的距离相等。/n

【技术特征摘要】
1.一种用于混合集成电路寿命预计试验的测试芯片，其特征在于，包括基底，所述基底的中心区域设置有用于模拟芯片发热的加热PN结(D1)，且所述加热PN结(D1)还用于监测芯片温度；所述基底上还沿基底周向设置有若干组菊花链单元，每组所述菊花链单元包括两个电连接的菊花链Pad，任意相邻且不属于同一组菊花链单元中的两个菊花链Pad之间的距离相等。


2.根据权利要求1所述的一种用于混合集成电路寿命预计试验的测试芯片，其特征在于，所述加热PN结(D1)为采用多个二极管并联形成的梳齿状结构的二极管PN结。


3.根据权利要求1所述的一种用于混合集成电路寿命预计试验的测试芯片，其特征在于，所述加热PN结(D1)的上方覆盖有用于监测芯片温度的热敏电阻(R)。


4.根据权利要求3所述的一种用于混合集成电路寿命预计试验的测试芯片，其特征在于，所述热敏电阻(R)包括四个引出端。


5.根据权利要求1所述的一种用于混合集成电路寿命预计试验的测试芯片，其特征在于，所述基底上还设置有若干用于监测芯片温度的温敏PN结，且所述若干用于监测芯片温度的温敏PN结位于所述加热PN结(D1)的周围。


6.根据权利要求5所述的一种用于混合集成电路寿命预计试验的测试芯片，其特征在于，所述若干用于监测芯片热阻的温敏PN结包括第一温敏PN结(D2)、第二温敏PN结(D3)和第三温敏PN结(D4)，所述加热PN结(D1)的一侧设置有所述第一温敏PN结(D2)，与所述加热PN结(D1)的一侧正对的另一侧设置有所述第二温敏PN结(D3)，与所述加热PN结(D1)的一侧相邻的一侧设置有所述第三温敏PN结(D4)。


7.根据权利要求1所述的一种用于混合集成电路寿命预计试验的测试芯片的应用，其特征在于，将所述测试芯片采用SMT工艺进行组装，形成模拟混合集成电路组装场景的试验样品，使用该试验样品进行混合集成电路寿命试验；试验过程中，给所述加热PN结(D1)加电模拟芯片发热，将电压表与所述加热PN结(D1)的阳极和阴极连接，使用电学测温法提取试验样品芯片表面温度，建立试验样品在工作过程中应力条件与工作时间的失效物理模型，得到所采用的混合集成电路SMT工艺寿命；
或，采用引线键合工艺将若干所述测试芯片的菊花链...

【专利技术属性】
技术研发人员：李梦琳，孙程程，徐文俊，郑东飞，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：陕西;61