一种基于忆阻器的模拟乘加器电路制造技术

一种基于忆阻器的模拟乘加器电路，包括N个具有K个输入端的列忆阻器模拟乘加器单元，列忆阻器模拟乘加器单元包括一列忆阻器模块、一乘加电流发生器和一电流模数转换器；列忆阻器模块接收K个输入端输入的K个电压值，并进行模拟乘加运算；乘加电流发生器的输入端与列忆阻器模块输出端相连，用于输出模拟乘加运算的乘加电流；电流模数转换器用于将乘加电流发生器的输出电流转换为数字信号，电流模数转换器的输入端与乘加电流发生器的输出端相连；电流模数转换器的输出端为列忆阻器模拟乘加器单元的输出端。因此，本发明专利技术的电路架构更简单、电路开销低，其无需将电流转为电压后再进行模数转换，且乘加电流可直接转为数字信号，降低了电路复杂度和电路功耗。

【技术实现步骤摘要】
一种基于忆阻器的模拟乘加器电路
本专利技术属于集成电路设计领域，尤其涉及一种于忆阻器(Memristor)的模拟乘加器电路。
技术介绍
冯·诺依曼计算机的软件和硬件完全分离，适用于作数值计算。这种计算机的机器语言同高级语言在语义上存在很大的间隔，称之为冯·诺依语义间隔。造成这个差距的其中一个重要原因就是存储器组织方式不同，冯·诺依曼机存储器是一维的线性排列的单元，按顺序排列的地址访问。而高级语言表示的存储器则是一组有名字的变量，按名字调用变量，不考虑访问方法，而且数据结构经常是多维的(如数组，表格)。随着处理器和存储器的工艺提升差的变大，冯·诺依曼体系结构下存储墙剪刀叉不断增大，访存功耗墙问题也日益突出，工业界和学术界开始关注存算一体架构。忆阻器是一种有记忆功能的非线性电阻。通过控制电流的变化可改变其阻值，如果把高阻值定义为“1”，低阻值定义为“0”，则这种电阻就可以实现存储数据的功能。实际上就是一个有记忆功能的非线性电阻器。使用忆阻器进行存算一体运算的架构利用了忆阻器非易失、多值的特点，相应的使用忆阻器交叉阵列及相关电本文档来自技高网...

【技术保护点】
1.一种基于忆阻器的模拟乘加器电路，其特征在于，包括N个列忆阻器模拟乘加器单元，所述的列忆阻器模拟乘加器单元包括一列忆阻器模块、一乘加电流发生器和一电流模数转换器，所述的列忆阻器模拟乘加器单元有K个输入端，N和K为正整数；其中，/n所述列忆阻器模块接收所述K个输入端输入的K个电压值，并进行模拟乘加运算；所述的乘加电流发生器的输入端与所述列忆阻器模块输出端相连，所述的乘加电流发生器的输出端输出模拟乘加运算的乘加电流；所述的电流模数转换器用于将所述的乘加电流发生器的输出电流转换为数字信号，所述的电流模数转换器的输入端与所述的乘加电流发生器的输出端相连；所述的电流模数转换器的输出端为所述的列忆阻器模...

【技术特征摘要】
1.一种基于忆阻器的模拟乘加器电路，其特征在于，包括N个列忆阻器模拟乘加器单元，所述的列忆阻器模拟乘加器单元包括一列忆阻器模块、一乘加电流发生器和一电流模数转换器，所述的列忆阻器模拟乘加器单元有K个输入端，N和K为正整数；其中，
所述列忆阻器模块接收所述K个输入端输入的K个电压值，并进行模拟乘加运算；所述的乘加电流发生器的输入端与所述列忆阻器模块输出端相连，所述的乘加电流发生器的输出端输出模拟乘加运算的乘加电流；所述的电流模数转换器用于将所述的乘加电流发生器的输出电流转换为数字信号，所述的电流模数转换器的输入端与所述的乘加电流发生器的输出端相连；所述的电流模数转换器的输出端为所述的列忆阻器模拟乘加器单元的输出端。


2.根据权利要求1所述的基于忆阻器的模拟乘加器电路；其特征在于，所述的列忆阻器单元包括：
第一个NMOS管、第二个NMOS管…和第K个NMOS管，以及
第一忆阻器、第二忆阻器…和第K忆阻器；其中，
第一个NMOS管、第二个NMOS管…和第K个NMOS管的源极分别与相应的第一忆阻器、第二忆阻器…和第K忆阻器的一端相连；
所述第一忆阻器RRAM1、第二忆阻器RRAM2…和第K忆阻器RRAMK的另一端共同连接于节点SL1；所述节点SL1为所述列忆阻器单元的输出端；
所述第一个NMOS管、第二个NMOS管…和第K个NMOS管的栅极共同连接于节点S1；
所述第一个NMOS管、第二个NMOS管…和第K个NMOS管的漏极分别连接于节点BL1、节点BL2…和节点BLK，所述N个列忆阻器模拟乘加器单元具有K个输入端；所述节点BL1、节点...

【专利技术属性】
技术研发人员：段杰斌，李琛，王鹏飞，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海;31