一种数字控制的亚阈值环形振荡器制造技术

本发明专利技术公开了一种数字控制的亚阈值环形振荡器。该亚阈值环形振荡器包括：反相器链、PMOS阵列、NMOS阵列、反相器阵列和第一反相器；反相器阵列用于接收控制信号并将控制信号进行相位反转，得到反相后的控制信号；PMOS阵列用于接收反相后的控制信号并根据反相后的控制信号调节反相器链的高电平端口电压；NMOS阵列用于接收控制信号并根据控制信号调节反相器链的低电平端口电压；反相器链用于生成时钟信号并将时钟信号传送至第一反相器；第一反相器用于恢复时钟信号的摆幅。本发明专利技术提供的数字控制的亚阈值环形振荡器，在保证能够对输出时钟频率进行调节的基础上简化了电路。

【技术实现步骤摘要】
一种数字控制的亚阈值环形振荡器
本专利技术涉及时钟信号频率调节
，特别是涉及一种数字控制的亚阈值环形振荡器。
技术介绍
在可穿戴电子、医疗电子和无线传感节点等应用领域中，为了使系统具有更长的续航时间，芯片往往需要在多种时钟频率下工作。一般而言，性能需求高的工作模式，通常需要输入高频率时钟信号；而性能需求低的工作模式，则需要输入低频率时钟信号。而现有芯片中的时钟信号输出电路，结构复杂，且难以根据性能需求的不同输出不同频率的时钟信号。
技术实现思路
本专利技术的目的是提供一种数字控制的亚阈值环形振荡器，具有能够对输出时钟频率进行调节并且电路结构简单的优点。为实现上述目的，本专利技术提供了如下方案：一种数字控制的亚阈值环形振荡器，包括：包括：反相器链、PMOS阵列、NMOS阵列、反相器阵列和第一反相器；所述反相器阵列的输入端口与所述NMOS阵列的输入端口连接；所述反相器阵列的输出端口与所述PMOS阵列的输入端口连接；所述反相器阵列用于接收控制信号并将所述控制信号进行相位反转，得到反相后的控制信号；所述NMOS阵列的低电平端口接地；所述NMOS阵列的高电平端口与所述反相器链的低电平端口连接；所述NMOS阵列用于接收所述控制信号并根据所述控制信号调节所述反相器链的低电平端口电压；所述PMOS阵列的高电平端口用于接收高电平信号；所述PMOS阵列的低电平端口与所述反相器链的高电平端口连接；所述PMOS阵列用于接收所述反相后的控制信号并根据所述反相后的控制信号调节所述反相器链的高电平端口电压；所述反相器链的输出端口和所述反相器链的输入端口均与所述PMOS阵列的低电平端口连接；所述反相器链的输出端口还与所述第一反相器的输入端连接；所述反相器链用于生成时钟信号；所述第一反相器用于恢复所述时钟信号的摆幅。可选的，所述NMOS阵列，包括：多个NMOS晶体管；每一个所述NMOS晶体管的源极均接地；每一个所述NMOS晶体管的漏极均与所述反相器链的低电平端口连接；每一个所述NMOS晶体管的栅极均与所述反相器阵列的输入端口连接。可选的，所述PMOS阵列，包括：多个PMOS晶体管；每一个所述PMOS晶体管的源极均用于接收高电平信号；每一个所述PMOS晶体管的漏极均与所述反相器链的高电平端口连接；每一个所述PMOS晶体管的栅极均与所述反相器阵列的输出端口连接。可选的，所述反相器阵列，包括：多个第二反相器；一个所述第二反相器的输入端仅与一个所述NMOS晶体管的栅极连接；一个所述第二反相器的输出端仅与一个所述PMOS晶体管的栅极连接。可选的，所述NMOS晶体管的数量、所述PMOS晶体管的数量和所述第二反相器的数量相等。可选的，所述NMOS晶体管的数量、所述PMOS晶体管的数量和所述第二反相器的数量均根据所述控制信号的位宽确定。可选的，所述反相器链包括多个第三反相器；多个所述第三反向器级联。可选的，所述NMOS晶体管的数量、所述PMOS晶体管的数量、所述第二反相器的数量和所述第三反相器的数量均为奇数。与现有技术相比，本专利技术的有益效果是：本专利技术提供了一种数字控制的亚阈值环形振荡器，通过在反相器链的高电平端口处设置PMOS阵列，在反相器链的低电平端口处设置NMOS阵列，并在PMOS阵列输入端口和NMOS阵列输入端口处设置一个反相器阵列，在反相器阵列的输入端口和NMOS阵列的输入端口输入一个控制信号，通过控制PMOS阵列和NMOS阵列中MOS管的导通个数就能调节输出时钟信号的频率。本专利技术提供的亚阈值环形振荡器，只需输入一个数字控制信号就能调节输出时钟信号的频率，不需要设置复杂的模拟电路，具有在保证能够对输出时钟频率进行调节的基础上，电路简单的优点。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例中所提供的数字控制的亚阈值环形振荡器的电路图。其中，1-反相器链；2-PMOS阵列；3-NMOS阵列；4-反相器阵列；5-第一反相器，FCTR-控制信号；FCTRn-反相后的控制信号；VDD-PMOS阵列2的高电平端口；VVDD-反相器链1的高电平端口；VVSS-反相器链1的低电平端口；VSS-NMOS阵列3的低电平端口；CKs-时钟信号。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术的目的是提供一种数字控制的亚阈值环形振荡器，具有能够对输出时钟频率进行调节并且电路结构简单的优点。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。实施例图1为本专利技术实施例中所提供的数字控制的亚阈值环形振荡器的电路图，如图1所示，本专利技术提供的亚阈值环形振荡器，包括：反相器链1、PMOS阵列2、NMOS阵列3、反相器阵列4和第一反相器5。反相器阵列4的输入端口与NMOS阵列3的输入端口连接；反相器阵列4的输出端口与PMOS阵列2的输入端口连接；反相器阵列4用于接收控制信号FCTR并将控制信号FCTR进行相位反转，得到反相后的控制信号FCTRn。NMOS阵列3的低电平端口VSS接地；NMOS阵列3的高电平端口与反相器链1的低电平端口VVSS连接；NMOS阵列3用于接收控制信号FCTR并根据控制信号FCTR调节反相器链1的低电平端口VVSS电压。PMOS阵列2的高电平端口VDD用于接收高电平信号；PMOS阵列2的低电平端口与反相器链1的高电平端口VVDD连接；PMOS阵列2用于接收反相后的控制信号FCTRn并根据反相后的控制信号FCTRn调节反相器链1的高电平端口VVDD电压。反相器链1的输出端口和反相器链1的输入端口均与PMOS阵列2的低电平端口连接；反相器链1的输出端口与还第一反相器5的输入端连接；反相器链1用于生成时钟信号CKs。第一反相器5用于恢复时钟信号CKs的摆幅。其中，NMOS阵列3包括多个NMOS晶体管；每一个NMOS晶体管的源极均接地；每一个NMOS晶体管的漏极均与反相器链1的低电平端口VVSS连接；每一个NMOS晶体管的栅极均与反相器阵列4的输入端口连接。PMOS阵列2包括多个PMOS晶体管；每一个PMOS晶体管的源极均用于接收高电平信号；每一个PMOS晶体管的漏极均与反相器链1的高电平端口VVDD连接；每一个PMOS晶体管的栅极均与反相器阵列4的输出端口连接。本文档来自技高网...

【技术保护点】
1.一种数字控制的亚阈值环形振荡器，其特征在于，所述亚阈值环形振荡器，包括：/n反相器链、PMOS阵列、NMOS阵列、反相器阵列和第一反相器；/n所述反相器阵列的输入端口与所述NMOS阵列的输入端口连接；所述反相器阵列的输出端口与所述PMOS阵列的输入端口连接；所述反相器阵列用于接收控制信号并将所述控制信号进行相位反转，得到反相后的控制信号；/n所述NMOS阵列的低电平端口接地；所述NMOS阵列的高电平端口与所述反相器链的低电平端口连接；所述NMOS阵列用于接收所述控制信号并根据所述控制信号调节所述反相器链的低电平端口电压；/n所述PMOS阵列的高电平端口用于接收高电平信号；所述PMOS阵列的低电平端口与所述反相器链的高电平端口连接；所述PMOS阵列用于接收所述反相后的控制信号并根据所述反相后的控制信号调节所述反相器链的高电平端口电压；/n所述反相器链的输出端口和所述反相器链的输入端口均与所述PMOS阵列的低电平端口连接；所述反相器链的输出端口还与所述第一反相器的输入端连接；所述反相器链用于生成时钟信号；/n所述第一反相器用于恢复所述时钟信号的摆幅。/n

【技术特征摘要】
1.一种数字控制的亚阈值环形振荡器，其特征在于，所述亚阈值环形振荡器，包括：
反相器链、PMOS阵列、NMOS阵列、反相器阵列和第一反相器；
所述反相器阵列的输入端口与所述NMOS阵列的输入端口连接；所述反相器阵列的输出端口与所述PMOS阵列的输入端口连接；所述反相器阵列用于接收控制信号并将所述控制信号进行相位反转，得到反相后的控制信号；
所述NMOS阵列的低电平端口接地；所述NMOS阵列的高电平端口与所述反相器链的低电平端口连接；所述NMOS阵列用于接收所述控制信号并根据所述控制信号调节所述反相器链的低电平端口电压；
所述PMOS阵列的高电平端口用于接收高电平信号；所述PMOS阵列的低电平端口与所述反相器链的高电平端口连接；所述PMOS阵列用于接收所述反相后的控制信号并根据所述反相后的控制信号调节所述反相器链的高电平端口电压；
所述反相器链的输出端口和所述反相器链的输入端口均与所述PMOS阵列的低电平端口连接；所述反相器链的输出端口还与所述第一反相器的输入端连接；所述反相器链用于生成时钟信号；
所述第一反相器用于恢复所述时钟信号的摆幅。


2.根据权利要求1所述的数字控制的亚阈值环形振荡器，其特征在于，所述NMOS阵列，包括：
多个NMOS晶体管；每一个所述NMOS晶体管的源极均接地；每一个所述NMOS晶体管的漏极均与所述反相器链的低电平端口连接；每一个所述NMOS晶体管的栅极均与所述反相器阵列的输入端口连接。<...

【专利技术属性】
技术研发人员：胡晓宇，袁甲，于增辉，凌康，
申请(专利权)人：北京中科芯蕊科技有限公司，
类型：发明
国别省市：北京;11