一种实时低功耗集成核信号成型计数电路制造技术

本发明专利技术公开了一种实时低功耗集成核信号成型计数电路，包括探测器，还包括集成计数芯片、CPU以及电源模块；所述集成计数芯片内设置有阈值，当所述探测器输出的核脉冲信号高度大于所述阈值时，所述集成计数芯片对所述核脉冲信号进行计数；所述CPU用于读取所述集成计数芯片的记录值，并将所述记录值对外输出；所述电源模块用于为所述探测器、所述集成计数芯片以及所述CPU供电。本发明专利技术的目的在于提供一种实时低功耗集成核信号成型计数电路，使用集成计数芯片代替传统的使用分离器件搭建的电路，实现对核脉冲信号的统计，从而避免了采用分离元器件带来的维修难度大、不能同时统计多个探测器输出的脉冲的问题。

【技术实现步骤摘要】
一种实时低功耗集成核信号成型计数电路
本专利技术涉及核工业
，尤其涉及一种实时低功耗集成核信号成型计数电路。
技术介绍
目前一般的核脉冲计数电路主要是由分离元器件搭建脉冲放大电路对核脉冲进行放大，然后在使用比较器进行脉冲计数。这种方法尽管可以实现对脉冲个数的统计，但同时也存在以下几个缺点：1、设备出问题时查找问题的麻烦、修复难度大；2、在对脉冲进行处理时，需要用到两级或者三级放大从而使得功耗增加；3、不能同时对多个探测器进行脉冲计数。
技术实现思路
本专利技术的目的在于提供一种实时低功耗集成核信号成型计数电路，使用集成计数芯片代替传统的使用分离器件搭建的电路，实现对核脉冲信号的统计，从而避免了采用分离元器件带来的维修难度大、不能同时统计多个探测器输出的脉冲的问题。本专利技术通过下述技术方案实现：一种实时低功耗集成核信号成型计数电路，包括探测器，还包括集成计数芯片、CPU以及电源模块；所述集成计数芯片内设置有阈值，当所述探测器输出的核脉冲信号高度大于所述阈值时，所述集成计数本文档来自技高网...

【技术保护点】
1.一种实时低功耗集成核信号成型计数电路，包括探测器，其特征在于，还包括集成计数芯片、CPU以及电源模块；/n所述集成计数芯片内设置有阈值，当所述探测器输出的核脉冲信号高度大于所述阈值时，所述集成计数芯片对所述核脉冲信号进行计数；/n所述CPU用于读取所述集成计数芯片的记录值，并将所述记录值对外输出；/n所述电源模块用于为所述探测器、所述集成计数芯片以及所述CPU供电；/n工作时，所述探测器向所述集成计数芯片输出核脉冲信号，所述集成计数芯片接收所述核脉冲信号后，将所述核脉冲信号与阈值进行对比；若所述核脉冲信号高度大于所述阈值，所述集成计数芯片对所述核脉冲信号进行计数；所述CPU等间隔读取所述集...

【技术特征摘要】
1.一种实时低功耗集成核信号成型计数电路，包括探测器，其特征在于，还包括集成计数芯片、CPU以及电源模块；
所述集成计数芯片内设置有阈值，当所述探测器输出的核脉冲信号高度大于所述阈值时，所述集成计数芯片对所述核脉冲信号进行计数；
所述CPU用于读取所述集成计数芯片的记录值，并将所述记录值对外输出；
所述电源模块用于为所述探测器、所述集成计数芯片以及所述CPU供电；
工作时，所述探测器向所述集成计数芯片输出核脉冲信号，所述集成计数芯片接收所述核脉冲信号后，将所述核脉冲信号与阈值进行对比；若所述核脉冲信号高度大于所述阈值，所述集成计数芯片对所述核脉冲信号进行计数；所述CPU等间隔读取所述集成计数芯片的记录值后，将所述记录值对外输出，同时将所述集成计数芯片的记录值清空。


2.根据权利要求1所述的一种实时低功耗集成核信号成型计数电路，其特征在于，还包括电容C11，所述电容C11设置于所述探测器与所述集成计数芯片之间；
当所述探测器输出的核脉冲信号传输至所述电容C11时，所述电容C11将所述核脉冲信号中的高压信号过滤后传输至所述集成计数芯片。


3.根据权利要求1或2所述的一种实时低功耗集成核信号成型计数电路，其特征在于，所述电源模块包括第一电源模块和第二电源模块；
所述第一电源模块用于给所述集成计数芯片和所述CPU供电；
所述第二电源模块用于给所述探测器供电。


4.根据权利要求3所述的一种实时低功耗集成核信号成型计数电路，其特征在于，所述集成计数芯片包括基准电源支路和工作电源支路；
所述基准电源支路，用于给所述集成计数芯片提供基准电压，包括电感L1和电容C1，所述电感L1和所述电容C1串联后，接入所述第一电源模块和所述集成计数芯片之间；
所述工作电源支路，用于给所述集成计数芯片提供工作电压，包括电感L6，所述电感...

【专利技术属性】
技术研发人员：廖鹏，姚飞，张天佑，侯鑫，张锐，曹舟，曾云翔，杨亦昕，
申请(专利权)人：绵阳市维博电子有限责任公司，
类型：发明
国别省市：四川;51