基于FPGAs的全统一PUF和TRNG硬件安全原语电路制造技术

本发明专利技术公开了一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路，包括熵源电路、数据选择器、熵源采集器和偏差后处理电路；其中，熵源电路是由一个双输入与非门使能信号单元与两个单输入反相器构成；偏差后处理电路包含n个一阶偏差后处理器，任意一个一阶偏差后处理器包含三个D触发器，一个二输入与门，一个反相器和两个异或门。本发明专利技术能在PUF中收集丢弃的熵源并为TRNG操作提供动态熵，从而能在一块物联网边缘设备上同时设计TRNG和PUF两种安全原语，减少熵源电路的浪费并提高设备的鲁棒性。

【技术实现步骤摘要】
基于FPGAs的全统一PUF和TRNG硬件安全原语电路
本专利技术属于芯片认证、IP保护领域，具体的说是一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路。
技术介绍
随着社会信息化发展的不断深入，信息安全问题越来越受到人们的重视。被认为能永久存储和不被攻击者所知的密钥是传统密码学的核心，然而现有许多技术可以破解传统密钥，使得传统密钥不足以保证硬件的安全。为有效解决此安全问题，PUF和TRNG应运而生，PUF和TRNG是基础的安全原语，它们支撑着用于数字签名，证书生成和隐私保护的相互认证的公钥基础结构中信任的基础。PUF利用制造期间各芯片间的工艺偏差来生成足够安全的密钥，既可以保证了各个芯片之间密钥的唯一性，又可以在电压/温度波动的环境下保证密钥的稳定性。相反，TRNG利用诸如高斯白噪声之类的熵源来生成与设备无关的时变比特流，这种时变的比特流可以充当安全协议中的随机数，初始化向量和填充值。因此，TRNG和PUF作为新兴的革命性硬件安全原语，能够更加有效地应对安全问题。而随着物联网的发展，物联网设备认证过程中的数据安全性问题也受到本文档来自技高网...

【技术保护点】
1.一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路，其特征是由n行m列个熵源电路、n个数据选择器、n个熵源采集器和偏差后处理电路；/n任意第i个熵源电路是由一个双输入与非门使能信号单元与两个单输入反相器构成，i∈[1,n×m]；/n所述双输入与非门使能信号单元中包含一个使能输入端EN，一个数据输入端NAND和一个输出端NOUT；/n任意一个单输入反相器包含一个输入端ROIN和一个输出端ROUT；/n任意第i个熵源电路中的第1个反相器的输出端ROUT1_i与第2个反相器的输入端ROIN2_i相连；以所述第2个反相器的输入端ROUT2_i作为第i个熵源电路的输出端；/n第2个反相器的输...

【技术特征摘要】
1.一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路，其特征是由n行m列个熵源电路、n个数据选择器、n个熵源采集器和偏差后处理电路；
任意第i个熵源电路是由一个双输入与非门使能信号单元与两个单输入反相器构成，i∈[1,n×m]；
所述双输入与非门使能信号单元中包含一个使能输入端EN，一个数据输入端NAND和一个输出端NOUT；
任意一个单输入反相器包含一个输入端ROIN和一个输出端ROUT；
任意第i个熵源电路中的第1个反相器的输出端ROUT1_i与第2个反相器的输入端ROIN2_i相连；以所述第2个反相器的输入端ROUT2_i作为第i个熵源电路的输出端；
第2个反相器的输出端ROUT2_i与所述与非门的数据输入端NAND_i相连；
任意第j个数据选择器MUX_j具有m个数据输入端、个数据选择端和一个数据输出端；
任意第j个数据选择器的m个数据输入端分别与第j行的m个熵源电路的输出端相连；j∈[1,n]；
第k个数据输入端根据个数据选择端的输入值选择第k个熵源电路的输出端并连接至熵源采集器的第j个输入端；k∈[1,m]；
所述偏差后处理电路包含n个一阶偏差后处理器，任意第j个一阶偏差后处理器包含三个D触发器，一个二输入与门，一个反相器和两个异或门；
任意第j个一阶偏差后处理器的第一个触发器FF0_j的输入端btn与第j个熵源采集器的输出端相连；
第j个一阶偏差后处理器的第一个异或门的一个输入端S0与第j个熵源采集器的输出端相连，另一个输入端与第一个触发器FF0_j的的输出端S1相连；
第j个一阶偏差后处理器的二输入与门的一个输入端S2与第一个异或门的输出端相连，另一个输入端与FF0_j的输出端S1相连；
第j个一阶偏差后处理器的第二个触发器FF1_j的输入端与第二个异或门的输出端相连；第二个异或门的一个输入端S4与第二个触发...

【专利技术属性】
技术研发人员：梁华国，王燕捷，王鑫宇，鲁迎春，蒋翠云，易茂祥，黄正峰，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽;34