基于FPGAs的全统一PUF和TRNG硬件安全原语电路制造技术

本发明专利技术公开了一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路，包括熵源电路、数据选择器、熵源采集器和偏差后处理电路；其中，熵源电路是由一个双输入与非门使能信号单元与两个单输入反相器构成；偏差后处理电路包含n个一阶偏差后处理器，任意一个一阶偏差后处理器包含三个D触发器，一个二输入与门，一个反相器和两个异或门。本发明专利技术能在PUF中收集丢弃的熵源并为TRNG操作提供动态熵，从而能在一块物联网边缘设备上同时设计TRNG和PUF两种安全原语，减少熵源电路的浪费并提高设备的鲁棒性。

【技术实现步骤摘要】
基于FPGAs的全统一PUF和TRNG硬件安全原语电路
本专利技术属于芯片认证、IP保护领域，具体的说是一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路。
技术介绍
随着社会信息化发展的不断深入，信息安全问题越来越受到人们的重视。被认为能永久存储和不被攻击者所知的密钥是传统密码学的核心，然而现有许多技术可以破解传统密钥，使得传统密钥不足以保证硬件的安全。为有效解决此安全问题，PUF和TRNG应运而生，PUF和TRNG是基础的安全原语，它们支撑着用于数字签名，证书生成和隐私保护的相互认证的公钥基础结构中信任的基础。PUF利用制造期间各芯片间的工艺偏差来生成足够安全的密钥，既可以保证了各个芯片之间密钥的唯一性，又可以在电压/温度波动的环境下保证密钥的稳定性。相反，TRNG利用诸如高斯白噪声之类的熵源来生成与设备无关的时变比特流，这种时变的比特流可以充当安全协议中的随机数，初始化向量和填充值。因此，TRNG和PUF作为新兴的革命性硬件安全原语，能够更加有效地应对安全问题。而随着物联网的发展，物联网设备认证过程中的数据安全性问题也受到了广泛关注，隐私保护相互身份验证(PPMA)是一种针对物联网设备安全的加密认证方案，它可以在重复使用质询-响应对的同时显着降低秘密泄漏的可能性。此方案首先由服务器生成R1随机数并利用R1将密钥PUF1加密后发送给物联网芯片；物联网芯片根据自身产生的响应对PUF1对发来的信息进行解密，得到R1后通过自身的TRNG产生随机数R2，使用R2和R1重新对PUF1响应加密并将信息返还给服务器；服务器再次利用密钥PUF1解密，可解出R1和R2，通过比对发送和接收到的R1是否相同来验证设备。该协议要求一块物联网边缘设备上必须同时具备TRNG和PUF两种安全原语，而现阶段设计的PUF和TRNG都是使用单独熵源的独立的结构。此类PUF/TRNG的为了产生结果都需经过单独的设计优化和制造后校准才能产生较好的结果，这一行为不仅浪费了大量的熵源电路，还会使得电路效果随环境变化而出现差异；而更大的难题还在于，如果使用物联网的PPMA协议，则需要付出多倍的开销用于设备认证。
技术实现思路
本专利技术是为了解决上述现有技术存在的不足之处，一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路，以期能在PUF中收集丢弃的熵源并为TRNG操作提供动态熵，从而能在一块物联网边缘设备上同时设计TRNG和PUF两种安全原语，减少熵源电路的浪费并提高设备的鲁棒性。本专利技术为达到上述专利技术目的，采用如下技术方案：本专利技术一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路的特点是由n行m列个熵源电路、n个数据选择器、n个熵源采集器和偏差后处理电路；任意第i个熵源电路是由一个双输入与非门使能信号单元与两个单输入反相器构成，i∈[1,n×m]；所述双输入与非门使能信号单元中包含一个使能输入端EN，一个数据输入端NAND和一个输出端NOUT；任意一个单输入反相器包含一个输入端ROIN和一个输出端ROUT；任意第i个熵源电路中的第1个反相器的输出端ROUT1_i与第2个反相器的输入端ROIN2_i相连；以所述第2个反相器的输入端ROUT2_i作为第i个熵源电路的输出端；第2个反相器的输出端ROUT2_i与所述与非门的数据输入端NAND_i相连；任意第j个数据选择器MUX_j具有m个数据输入端、个数据选择端和一个数据输出端；任意第j个数据选择器的m个数据输入端分别与第j行的m个熵源电路的输出端相连；j∈[1,n]；第k个数据输入端根据个数据选择端的输入值选择第k个熵源电路的输出端并连接至熵源采集器的第j个输入端；k∈[1,m]；所述偏差后处理电路包含n个一阶偏差后处理器，任意第j个一阶偏差后处理器包含三个D触发器，一个二输入与门，一个反相器和两个异或门；任意第j个一阶偏差后处理器的第一个触发器FF0_j的输入端btn与第j个熵源采集器的输出端相连；第j个一阶偏差后处理器的第一个异或门的一个输入端S0与第j个熵源采集器的输出端相连，另一个输入端与第一个触发器FF0_j的的输出端S1相连；第j个一阶偏差后处理器的二输入与门的一个输入端S2与第一个异或门的输出端相连，另一个输入端与FF0_j的输出端S1相连；第j个一阶偏差后处理器的第二个触发器FF1_j的输入端与第二个异或门的输出端相连；第二个异或门的一个输入端S4与第二个触发器FF1_j的输出端相连，另一个输入端与所述二输入与门的输出端S3相连；第二个触发器FF1_j的输出端输出真随机数TRNG；第j个一阶偏差后处理器的反相器的输入端与所述二输入与门的输出端S3相连；反相器的输出端与第三个触发器FF2_j的使能端CE相连；第j个一阶偏差后处理器的第三个触发器FF2_j的输入端与第一个触发器FF0_j的输出端S1相连；第三个触发器FF2_j的输出端输出物理不可克隆函数PUF。本专利技术所述的全统一PUF和TRNG硬件安全原语电路的工作方法的特点是按如下步骤进行：步骤1、初始化所有熵源电路的使能端EN为0，令n个熵源采集器和偏差后处理电路的时钟频率为f；定义当前时钟周期数为k；步骤2、令所有熵源电路的使能端EN＝1，使得所述熵源电路振荡；步骤3、初始化k＝1；步骤4、在第k个时钟周期判断第j个数据选择器MUX_j的数据选择端的输入值k是否小于等于m；若是，则执行步骤5-步骤7；否则，执行步骤8；步骤5、在第k个时钟周期下n个数据选择器选择第k列的n个熵源电路的输出；步骤6、所述熵源采集器采样n个数据选择器的第k列的n个输出并作为第k个时钟周期的n个采样结果；步骤7、所述偏差后处理电路通过数据总线提取第k个时钟周期的n个采样结果，并与k-1个时钟周期的n个采样结果进行比较，若对应的第j个采样结果相同，则反相器给第三个触发器FF2_j提供使能信号，第三个触发器FF2_j将第j个采样结果作为物理不可克隆函数PUF的第j位输出；若对应的第j个采样结果不同，则所述第j个一阶偏差后处理器的二输入与门给第二个触发器FF1_j提供使能信号，第二个触发器FF1_j将第j个采样结果结果作为真随机数TRN输出；步骤8、将k+1赋值给k后，判断k＞m是否成立，若成立，则执行步骤3；否则，返回步骤4。与现有技术相比，本专利技术的有益效果在于：1、本专利技术通过对PUF熵源的重新利用，设计了一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路，实现了在PUF中收集丢弃的熵源为TRNG操作提供动态熵的目的。2、本专利技术虽然使用FPGA设计，但由于其结构中不包含FPGA电路独有的结构，且各部分设计结构相互独立，使得设计的方案具有通用性，同样适用于FPGA以外的数字电路。3、本专利技术与传统的独立设计相比，使用同一个熵源电路同时实现PUF和TRNG两种不同的硬件安全原语电路，节省了大量的面积开销4本文档来自技高网...

【技术保护点】
1.一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路，其特征是由n行m列个熵源电路、n个数据选择器、n个熵源采集器和偏差后处理电路；/n任意第i个熵源电路是由一个双输入与非门使能信号单元与两个单输入反相器构成，i∈[1,n×m]；/n所述双输入与非门使能信号单元中包含一个使能输入端EN，一个数据输入端NAND和一个输出端NOUT；/n任意一个单输入反相器包含一个输入端ROIN和一个输出端ROUT；/n任意第i个熵源电路中的第1个反相器的输出端ROUT1_i与第2个反相器的输入端ROIN2_i相连；以所述第2个反相器的输入端ROUT2_i作为第i个熵源电路的输出端；/n第2个反相器的输出端ROUT2_i与所述与非门的数据输入端NAND_i相连；/n任意第j个数据选择器MUX_j具有m个数据输入端、

【技术特征摘要】
1.一种基于FPGAs的全统一PUF和TRNG硬件安全原语电路，其特征是由n行m列个熵源电路、n个数据选择器、n个熵源采集器和偏差后处理电路；
任意第i个熵源电路是由一个双输入与非门使能信号单元与两个单输入反相器构成，i∈[1,n×m]；
所述双输入与非门使能信号单元中包含一个使能输入端EN，一个数据输入端NAND和一个输出端NOUT；
任意一个单输入反相器包含一个输入端ROIN和一个输出端ROUT；
任意第i个熵源电路中的第1个反相器的输出端ROUT1_i与第2个反相器的输入端ROIN2_i相连；以所述第2个反相器的输入端ROUT2_i作为第i个熵源电路的输出端；
第2个反相器的输出端ROUT2_i与所述与非门的数据输入端NAND_i相连；
任意第j个数据选择器MUX_j具有m个数据输入端、个数据选择端和一个数据输出端；
任意第j个数据选择器的m个数据输入端分别与第j行的m个熵源电路的输出端相连；j∈[1,n]；
第k个数据输入端根据个数据选择端的输入值选择第k个熵源电路的输出端并连接至熵源采集器的第j个输入端；k∈[1,m]；
所述偏差后处理电路包含n个一阶偏差后处理器，任意第j个一阶偏差后处理器包含三个D触发器，一个二输入与门，一个反相器和两个异或门；
任意第j个一阶偏差后处理器的第一个触发器FF0_j的输入端btn与第j个熵源采集器的输出端相连；
第j个一阶偏差后处理器的第一个异或门的一个输入端S0与第j个熵源采集器的输出端相连，另一个输入端与第一个触发器FF0_j的的输出端S1相连；
第j个一阶偏差后处理器的二输入与门的一个输入端S2与第一个异或门的输出端相连，另一个输入端与FF0_j的输出端S1相连；
第j个一阶偏差后处理器的第二个触发器FF1_j的输入端与第二个异或门的输出端相连；第二个异或门的一个输入端S4与第二个触发...

【专利技术属性】
技术研发人员：梁华国，王燕捷，王鑫宇，鲁迎春，蒋翠云，易茂祥，黄正峰，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽;34