一种无源压电自供能单元结构的制备工艺制造技术

本发明专利技术涉及一种无源压电自供能单元结构的制备工艺，包括：在硅基片的正面、背面分别沉积氧化硅层、氮化硅层；对所述硅基片背面的氮化硅层和氧化硅层进行蚀刻，形成阵列图案；湿法腐蚀硅基片，在所述硅基片的背面形成阵列式的矩形空腔；在硅基片正面的所述氮化硅层上溅射下电极层；在所述下电极层上溅射压电薄膜，并为所述所述压电薄膜开设缝隙；在所述压电薄膜上溅射上电极层；采用深反应离子刻蚀，去除所述矩形空腔内的硅基底，释放压电薄膜。

【技术实现步骤摘要】
一种无源压电自供能单元结构的制备工艺
本申请属于能量采集
，尤其是涉及一种无源压电自供能单元结构的制备工艺。
技术介绍
所谓自供能或能量采集(Self-poweringorEnergyHarvesting)就是将环境中其它形式的能量(如光、热、机械、电磁、生化能等)转化为电能，为电子系统供能。自供能不需要通常的化学电池或电力电源供能，通过转化环境中其它形式能量，可以长期不断得到电能。由于压电材料特有的机电转换特性，许多能量采集器都采用压电材料(元件)作为能量转换、输出部件。目前采用MEMS工艺制作的微型能量采集器工作原理多基于压电效应、电磁感应和静电生能等。其中，基于压电效应的能量采集器，因其具有较高的输出功率密度、制作工艺成熟且易于集成制造等优点而得到广泛应用。当压电式能量采集器在工作的时候，根据谐振理论，当器件的固有频率与外界的振动频率一致时，器件的振幅最大且可以获得最优的输出性能。生活中，大多数振动源的基本特征频率主要集中在10-200Hz，所以设计的压电式能量采集器的固有频率应尽量处于这一范围之中以获得最大输出。此外，环境中的振动频率会因不同因素而发生改变，所以多频的能量采集器更易匹配振动源频率而表现出更加优良的输出性能。目前制作压电薄膜的方法有很多，但是现有方法大都存在一些缺点，譬如制作过程需要高温环境会对材料压电性能造成影响，薄膜的厚度受到所用技术限制，材料的均匀性、可靠性等难以保证，重复过程比较困难等。而且，现有制作方法得到的能量收集单元结构的能量收集效率较低。r>
技术实现思路
本专利技术要解决的技术问题是：为解决现有技术中压电薄膜制作方法需要高温环境，会对材料压电性能造成影响，从而使薄膜的厚度受到限制，同时制作的能量收集单元结构的能量收集效率低的问题。本专利技术解决其技术问题所采用的技术方案是：本专利技术提供一种无源压电自供能单元结构的制备工艺，包括：清洗硅基片；以所述硅基片为基底，在所述硅基片的正面、背面分别沉积氧化硅层、氮化硅层；对所述硅基片背面的氮化硅层和氧化硅层进行干法蚀刻，形成阵列图案；在浓度为33％的80℃氢氧化钾溶液中湿法腐蚀所述硅基片，在所述硅基片的背面形成矩形空腔；在硅基片正面的所述氮化硅层上溅射下电极层；在所述下电极层上溅射压电薄膜，并为所述所述压电薄膜开设缝隙，所述缝隙直通至下电极层，且所述缝隙位置与所述矩形空腔的位置相错开在所述压电薄膜上溅射上电极层；采用深反应离子刻蚀，去除所述矩形空腔底部的硅基底，释放压电薄膜。可选的是，根据本专利技术实施例所述的无源压电自供能单元结构的制备工艺，对所述硅基片背面的氮化硅层和氧化硅层进行干法蚀刻的步骤包括：在硅基片的正面旋涂光刻胶；在光刻机上曝光，采用真空接触方式，距离45μm，曝光时间30s；在浓度为6％的NaOH溶液中显影，显影时间为2分钟；采用SF6刻蚀氮化硅层和氧化硅层，形成阵列图案。可选的是，根据本专利技术实施例所述的无源压电自供能单元结构的制备工艺，所述上电极层和所述下电极层的材料均为导电非金属、金属或金属化合物。可选的是，根据本专利技术实施例所述的无源压电自供能单元结构的制备工艺，所述上电极层和所述下电极层的材料为Au、Pt、Cu、Al、Cr、Ni、Cr/Ni合金、Cr/Cu合金、Cr/Au合金或Ti/Pt合金、ITO、碳纳米管、或石墨烯。可选的是，根据本专利技术实施例所述的无源压电自供能单元结构的制备工艺，所述压电薄膜层的材料为ZnO。可选的是，根据本专利技术实施例所述的无源压电自供能单元结构的制备工艺，所述压电薄膜的厚度为0.007μm～9μm。本专利技术的有益效果是：本专利技术通过对能量收集单元进行阵列化的结构设计，从而提升自供能的能量收集效率。本专利技术制备工艺得到的压电薄膜厚度较小，因此，其形变需要的作用力很微弱，从而有利于产生极化电荷。附图说明下面结合附图和实施例对本申请的技术方案进一步说明。图1是本专利技术实施例的工艺方法流程图；图2是本专利技术实施例的加工工艺过程图。具体实施方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请的技术方案。本实施例提供一种无源压电自供能单元结构的膜制备工艺，如图1所示，包括：S1:清洗硅基片；S2:以所述硅基片为基底，在所述硅基片的正面、背面分别依次沉积氧化硅层、氮化硅层；S3:对所述硅基片背面的氮化硅层和氧化硅层进行干法蚀刻，形成阵列图案；S4:在浓度为33％的80℃氢氧化钾溶液中湿法腐蚀所述硅基片，在所述硅基片的背面形成矩形空腔；S5:在硅基片正面的所述氮化硅层上溅射下电极层；S6:在所述下电极层上溅射压电薄膜，并为所述所述压电薄膜开设缝隙，所述缝隙直通至下电极层，且所述缝隙位置与所述矩形空腔的位置相错开；S7:在所述压电薄膜上溅射上电极层；S8:采用深反应离子刻蚀，去除所述矩形空腔底部的硅基底，释放压电薄膜。本实施例首先需要选取一个硅基片作为基底，如图2(a)所示，该硅基片可以为n型或者p+型硅基片，厚度为10μm，本领域技术人员可以根据工程需要选择不同厚度的硅基片，该硅基片具有正面和背面，对选取的硅基片采用标准清洗工艺进行清洗。如图2(b)，在硅基片的正面和背面均沉积氧化硅层(SiO2)，然后再分别沉积氮化硅层(Si3N4)，如图2(c)。硅基片背面的氮化硅和氧化硅构成掩膜层，可以理解，该掩膜层结构主要用于阻挡腐蚀液对硅基片的腐蚀。硅基片正面的氮化硅和氧化硅构成支撑层，该支撑层主要用于对压电薄膜的支撑和辅助震动。对于支撑层和掩膜层，本领域技术人员可以根据需要和工艺条件选择不同的材料薄膜，而非仅限于上述氮化硅和氧化硅薄膜。如图2(d)～图2(f)完成了对所述硅基片背面的氮化硅层和氧化硅层进行干法蚀刻，形成阵列图案。本实施例的具体实现方案如下：在硅基片的正面旋涂光刻胶，如图2(d)所示；在光刻机上曝光，采用真空接触方式，距离45μm，曝光时间30s；在浓度为6％的NaOH溶液中显影，显影时间为2分钟，如图2(e)所示；采用SF6刻蚀氮化硅层和氧化硅层，形成阵列图案，如图2(f)所示。如图2(g)所示，在浓度为33％的80℃氢氧化钾溶液中湿法腐蚀所述硅基片，将SiO2层和Si3N4层的阵列图案间隙内的硅基片不完全腐蚀，本实施例腐蚀8μm厚度的硅基片，而SiO2层和Si3N4层下方的硅基片未被腐蚀，从而在所述硅基片的背面形成阵列式的矩形空腔。如图2(h)所示，在硅基片正面溅射下电极层，所述下电极层的材料均为导电非金属、金属或金属化合物。作为一种可选的实施例，所述下电极层的材料可以为Au、Pt、Cu、Al、Cr、Ni、Cr/Ni合金、Cr/本文档来自技高网...

【技术保护点】
1.一种无源压电自供能单元结构的制备工艺，其特征在于，包括：/n清洗硅基片；/n在所述硅基片的正面、背面分别依次沉积

【技术特征摘要】
1.一种无源压电自供能单元结构的制备工艺，其特征在于，包括：
清洗硅基片；
在所述硅基片的正面、背面分别依次沉积氧化硅层、氮化硅层；
对所述硅基片背面的氮化硅层和氧化硅层进行干法蚀刻，形成阵列图案；
在浓度为33％的80℃氢氧化钾溶液中湿法腐蚀所述硅基片，在所述硅基片的背面形成阵列式的矩形空腔；
在硅基片正面的所述氮化硅层上溅射下电极层；
在所述下电极层上溅射压电薄膜，并为所述压电薄膜开设缝隙，所述缝隙直通至下电极层，且所述缝隙位置与所述矩形空腔的位置相错开；
在所述压电薄膜上溅射上电极层；
采用深反应离子刻蚀，去除所述矩形空腔底部的硅基底，释放压电薄膜。


2.根据权利要求1所述的无源压电自供能单元结构的制备工艺，其特征在于，对所述硅基片背面的氮化硅层和氧化硅层进行干法蚀刻的步骤包括：
在硅基片的正面旋涂光刻胶；
在光刻机上曝光，采用真空接...

【专利技术属性】
技术研发人员：王磊磊，何强，韩钰，姚德贵，王珂，张嵩阳，王广周，耿进锋，汲胜昌，肖伟民，王东晖，
申请(专利权)人：国网河南省电力公司电力科学研究院，全球能源互联网研究院有限公司，国家电网有限公司，
类型：发明
国别省市：河南;41