模拟向量-矩阵乘法运算电路以及芯片制造技术

本发明专利技术提供一种模拟向量‑矩阵乘法运算电路以及芯片，利用模拟向量‑矩阵乘法运算对其接收的模拟电流信号做矩阵乘加运算结果为输出电流累加值的特性，用多级低精度DAC组配实现高精度DAC的功能，各级DAC分别将数字输入信号的部分比特位转换为模拟电流信号；各级DAC所转换的比特位不存在重复位，各级DAC的数量大于等于待运算的数字输入信号的总数量；转换装置包括与多级DAC对应的多级转换电路，各级转换电路用于将对应的DAC输出的模拟电流信号转换为对应量级的模拟电压信号，然后将处理后的信号输至闪存处理阵列执行运算，以此实现利用多级低精度DAC组配实现高精度DAC的功能，降低电路面积与时延。

【技术实现步骤摘要】
模拟向量-矩阵乘法运算电路以及芯片
本专利技术涉及半导体集成电路领域，尤其涉及一种模拟向量-矩阵乘法运算电路以及芯片。
技术介绍
矩阵乘法运算广泛应用于图像处理、推荐系统、数据降维等数据挖掘领域，向量-矩阵乘法是一种常用的算术运算函数。随着对低性能与低功耗的极致追求，越来越多的系统采用硬件电路直接实现向量-矩阵乘法运算，尤其地，基于闪存单元的模拟向量-矩阵乘法运算电路得到芯片设计者的青睐。现有的模拟向量-矩阵乘法电路通常需要设置DAC(数模转换电路)将多比特数字输入信号转换为模拟电流信号，再利用转换电路将模拟电流信号转换为模拟电压信号，进而利用闪存处理阵列对模拟电压信号进行模拟向量-矩阵乘法运算。其中，闪存处理阵列的每一行输入均需要对应一个高精度DAC(比如6比特，8比特，12比特等)。本领域技术人员都知道，高精度DAC通常面积比较大、建立时间(从开始输入至输出稳定的时间)比较长，因此，现有的模拟向量-矩阵乘法电路占用电路面积大，严重影响了电路的成本和处理频率。
技术实现思路
有鉴于此，本专利技术实施例提供了一种模拟向量-矩阵乘法运算电路以及芯片，通过利用低精度DAC合成高精度DAC，以减小电路的面积和建立时间，进而降低电路的成本，提低处理频率。为了达到上述目的，本专利技术采用如下技术方案：第一方面，提供一种模拟向量-矩阵乘法运算电路，包括：DAC模块、转换装置以及闪存处理阵列；其中，该DAC模块包括用于将数字输入信号的全部比特位转换为多个模拟电流信号的多级DAC，各级DAC分别将数字输入信号的部分比特位转换为模拟电流信号；各级DAC所转换的比特位不存在重复位，并且，各级DAC的数量大于等于待运算的数字输入信号的总数量；该转换装置包括与该多级DAC对应的多级转换电路，各级转换电路用于将对应的DAC输出的模拟电流信号转换为对应量级的模拟电压信号；该闪存处理阵列对该模拟电压信号进行运算。进一步地，针对相同的输入电流，第m级转换电路的输出电压Um与第n级转换电路的输出电压Un的比值：Um：Un＝2x-1：2y-1其中，x表示第m级转换电路所对应的DAC所转换的比特位中最低比特位数，y表示第n级转换电路所对应的DAC所转换的比特位中最低比特位数。进一步地，最高级转换电路包括一电流-电压转换单元，第n级转换电路包括：并联连接的z个电流-电压转换单元，z表示针对相同输入电流时最高级转换电路的输出电压与第n级转换电路的输出电压的比值。进一步地，该电流-电压转换单元包括：晶体管，该晶体管的栅极与漏极相连，并连接在对应的DAC的输出端以及该闪存处理阵列的输入端之间，源极接入偏置电压；其中，该晶体管的数量大于等于1。进一步地，该电流-电压转换单元包括：运算放大器以及晶体管，该运算放大器的反相输入端连接对应的DAC的输出端，并连接该晶体管的漏极；该运算放大器的正相输入端接入偏置电压；运算放大器的输出端连接该晶体管的源极，并连接该闪存处理阵列的输入端；该晶体管的栅极接入偏置电压；其中，该晶体管的数量大于等于1。进一步地，所述闪存处理阵列包括呈阵列排布的闪存单元，每个所述闪存的单元的阈值电压可调，其中，同一列中对应同一数字输入信号的部分比特位的闪存单元的阈值电压相等。进一步地，该闪存处理阵列包括：闪存单元阵列以及减法器；该闪存单元阵列包括：正值权重列和常数列，该减法器的数量等于该正值权重列的数量且二者一一对应连接，该常数列的数量小于该正值权重列的数量；该常数列可以是一列或者复制多列；减法器的被减数输入端对应连接正值权重列的输出端，减数输入端连接常数列的输出端，输出端输出模拟向量-矩阵乘法运算结果；其中，多个减法器的减数输入端连接同一常数列。进一步地，还包括：编程电路，连接该闪存单元阵列中每一个闪存单元的源极、栅极和/或衬底，用于调控闪存单元的阈值电压；控制器，连接该编程电路，通过控制该编程电路工作，控制投入工作的闪存单元的数量以及各闪存单元的阈值电压。进一步地，还包括：ADC模块，连接在该闪存处理阵列的输出端，用于将该闪存处理阵列输出的模拟向量-矩阵乘法运算结果转换为数字输出信号。第二方面，提供一种芯片，其特征在于，包括上述的模拟向量-矩阵乘法运算电路。本专利技术提供的模拟向量-矩阵乘法运算电路以及芯片，利用模拟向量-矩阵乘法运算对其接收的模拟电流信号做矩阵乘加运算结果为输出电流累加值的特性，用多级低精度DAC组配实现高精度DAC的功能，各级DAC分别将数字输入信号的部分比特位转换为模拟电流信号；各级DAC所转换的比特位不存在重复位，并且，各级DAC的数量大于等于待运算的数字输入信号的总数量；转换装置包括与多级DAC对应的多级转换电路，各级转换电路用于将对应的DAC输出的模拟电流信号转换为对应量级的模拟电压信号，然后将处理后的信号输至闪存处理阵列执行运算，以此实现利用多级低精度DAC组配实现高精度DAC的功能，有效减小DAC的面积和建立时间，进而降低模拟向量-矩阵乘法运算电路以及芯片的成本，提高处理频率。另外，本专利技术提供的模拟向量-矩阵乘法运算电路以及芯片，闪存处理阵列包括：编程半导体器件阵列以及减法器；该闪存单元阵列包括：正值权重列和常数列，该减法器的数量等于该正值权重列的数量且二者一一对应连接，该常数列的数量小于该正值权重列的数量；该常数列可以是一列或者复制多列；减法器的被减数输入端对应连接正值权重列的输出端，减数输入端连接常数列的输出端，输出端输出模拟向量-矩阵乘法运算结果；其中，多个减法器的减数输入端连接同一常数列，在将权重写入闪存单元之前，可将权重阵列中每一个元素均加上一个常数正值得到待配置权重阵列，该常数正值大于等于该权重阵列中绝对值最大的负值权重的绝对值，以此使得待配置权重阵列中没有负值权重，然后再将待配置权重阵列写入正值权重列，将常数正值写入该常数列中，由于减法器的被减数输入端对应连接正值权重列的输出端，减数输入端连接常数列的输出端，相当于在运算结果中减去了该常数正值的影响，以此，使得模拟向量-矩阵乘法运算电路中的闪存处理阵列不需要设置负值权重列，且多个正值权重列共享常数列，能够简化电路结构，有效减少元器件数量，减小电路面积，降低成本开销，利于集成化。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示出了本专利技术实施例模拟向量-矩阵乘法运算电路的结构图；图2示出了本专利技术实施例模拟向量-矩阵乘法运算电路的电路图；图3示出了本专利技术实施例模拟向量本文档来自技高网...

【技术保护点】
1.一种模拟向量-矩阵乘法运算电路，其特征在于，包括：DAC模块、转换装置以及闪存处理阵列；其中，/n所述DAC模块包括用于将数字输入信号的全部比特位转换为多个模拟电流信号的多级DAC，各级DAC分别将数字输入信号的部分比特位转换为模拟电流信号；/n各级DAC所转换的比特位不存在重复位，并且，各级DAC的数量大于等于待运算的数字输入信号的总数量；/n所述转换装置包括与所述多级DAC对应的多级转换电路，各级转换电路用于将对应的DAC输出的模拟电流信号转换为对应量级的模拟电压信号；/n所述闪存处理阵列对所述模拟电压信号进行运算。/n

【技术特征摘要】
1.一种模拟向量-矩阵乘法运算电路，其特征在于，包括：DAC模块、转换装置以及闪存处理阵列；其中，
所述DAC模块包括用于将数字输入信号的全部比特位转换为多个模拟电流信号的多级DAC，各级DAC分别将数字输入信号的部分比特位转换为模拟电流信号；
各级DAC所转换的比特位不存在重复位，并且，各级DAC的数量大于等于待运算的数字输入信号的总数量；
所述转换装置包括与所述多级DAC对应的多级转换电路，各级转换电路用于将对应的DAC输出的模拟电流信号转换为对应量级的模拟电压信号；
所述闪存处理阵列对所述模拟电压信号进行运算。


2.根据权利要求1所述的模拟向量-矩阵乘法运算电路，其特征在于，针对相同的输入电流，第m级转换电路的输出电压Um与第n级转换电路的输出电压Un的比值：
Um：Un＝2x-1：2y-1
其中，x表示第m级转换电路所对应的DAC所转换的比特位中最低比特位数，y表示第n级转换电路所对应的DAC所转换的比特位中最低比特位数。


3.根据权利要求2所述的模拟向量-矩阵乘法运算电路，其特征在于，最高级转换电路包括一电流-电压转换单元，第n级转换电路包括：并联连接的z个电流-电压转换单元，z表示针对相同输入电流时最高级转换电路的输出电压与第n级转换电路的输出电压的比值。


4.根据权利要求3所述的模拟向量-矩阵乘法运算电路，其特征在于，所述电流-电压转换单元包括：晶体管，所述晶体管的栅极与漏极相连，并连接在对应的DAC的输出端以及所述闪存处理阵列的输入端之间，源极接入偏置电压；
其中，所述晶体管的数量大于等于1。

【专利技术属性】
技术研发人员：王绍迪，
申请(专利权)人：北京知存科技有限公司，
类型：发明
国别省市：北京;11