高保真度超导电路结构及超导量子芯片、超导量子计算机制造技术

本申请公开了高保真度超导电路结构及超导量子芯片、超导量子计算机，涉及量子计算领域。具体实现方案为：计算量子比特；耦合器件，用于分别与两个所述计算量子比特进行耦合；连接组件，设置于所述计算量子比特与所述耦合器件之间，用于将所述计算量子比特与所述耦合器件进行耦合连接，以基于所述耦合器件以及所述计算量子比特实现目标量子门；这样，通过选择合理的超导电路参数来消除所述计算量子比特之间的寄生耦合，提升所述目标量子门的保真度。

High fidelity superconducting circuit structure, superconducting quantum chip and superconducting quantum computer

【技术实现步骤摘要】
高保真度超导电路结构及超导量子芯片、超导量子计算机
本申请涉及计算机领域，尤其涉及量子计算领域。
技术介绍
近些年，以超导电路为代表的量子计算硬件在性能上取得了巨大的发展，其中比较有代表性的是2019年GoogleAIQuantum团队成功实现了53量子比特的超导量子芯片，并在其上实现了随机电路采样任务，进而展现了量子优势。固然该技术方案取得了一定程度的成功，但其中仍有诸多问题亟需解决，比如，ZZ寄生耦合，即一个计算量子比特状态的变化会影响到另一个计算量子比特的频率，ZZ寄生耦合的存在会直接导致量子门错误的出现；于是，如何有效地消除掉计算量子比特间的ZZ寄生耦合便成为一个极其关键的命题。
技术实现思路
本申请提供了一种高保真度超导电路结构及超导量子芯片、超导量子计算机。根据本申请的一方面，提供了一种超导电路结构，包括：计算量子比特；耦合器件，用于分别与两个所述计算量子比特进行耦合；连接组件，设置于所述计算量子比特与所述耦合器件之间，用于将所述计算量子比特与所述耦合器件进行耦合连接，以基于所述耦合器件以及所述计算量子比特实现目标量子门；其中，所述计算量子比特与所述耦合器件的失谐性强度不同；通过调整所述超导电路结构中的超导电路参数，使所述超导电路结构所对应的计算空间外的量子态对计算空间内的量子态所引发的能级移动相互抵消，以消除所述计算量子比特之间的寄生耦合，提升所述目标量子门的保真度。根据本申请的另一方面，提供了一种超导量子芯片，所述超导量子芯片上至少形成有超导电路结构，其中，所述超导电路结构包括以上所述的超导电路结构。根据本申请的再一方面，提供了一种超导量子计算机，所述超导量子计算机至少设置有超导量子芯片以及与所述超导量子芯片连接的操控和读取装置；其中，所述超导量子芯片上至少形成有以上所述的超导电路结构。根据本申请的技术解决了无法有效消除计算量子比特间的ZZ寄生耦合的问题，提高了目标量子门的保真度。应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。附图说明附图用于更好地理解本方案，不构成对本申请的限定。其中：图1示出根据本专利技术实施例的超导电路结构示意图；图2是本专利技术实施例超导电路结构在一具体示例中ZZ寄生耦合强度ζzz随计算量子比特的失谐性强度αq1和αq2的变化特性示意图；图3为本专利技术实施例超导电路结构在一具体示例中实现iSWAP量子门错误率ε随着量子门时长tg的变化特性示意图。具体实施方式以下结合附图对本申请的示范性实施例做出说明，其中包括本申请实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本申请的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。需要说明的是，本申请方案所述的超导电路结构指采用超导器件所实现的电路，即所述超导电路结构中所用元器件均由超导材料制备而成。基于此，本申请方案提供了一种超导电路结构，具体地，如图1所示，该超导电路结构包括：计算量子比特，比如，图1所示的计算量子比特1和计算量子比特2；耦合器件，用于分别与两个所述计算量子比特进行耦合；比如，如图1所示，耦合器件分别与计算量子比特1和计算量子特征2进行耦合。连接组件，设置于所述计算量子比特与所述耦合器件之间，用于将所述计算量子比特与所述耦合器件进行耦合连接，以基于所述耦合器件以及所述计算量子比特实现目标量子门；比如，如图1所示，连接组件设置于耦合器件与计算量子比特1之间，以及设置于耦合器件与计算量子比特2之间，如此，来将耦合器件与计算量子比特进行耦合连接。这里，所述计算量子比特与所述耦合器件的失谐性强度不同；通过调整所述超导电路结构中的超导电路参数，使所述超导电路结构所对应的计算空间外的量子态对计算空间内的量子态所引发的能级移动相互抵消，以消除所述计算量子比特之间的寄生耦合，提升所述目标量子门的保真度。这样，解决了无法有效消除计算量子比特间的ZZ寄生耦合的问题，提高了目标量子门的保真度，为提升超导量子芯片的性能奠定了基础。实际应用中，所述超导电路参数可以具体为计算量子比特之间的耦合强度、计算量子比特的频率、失谐性强度等；或者，为耦合器件的频率、失谐性强度等，又或者，为计算量子比特与耦合器件之间的耦合强度等。本申请方案中，计算量子比特为超导量子比特，比如，在一示例中，所述计算量子比特为transmon型量子比特，所述耦合器件为CSFQ(CapacitivelyShuntedFluxQubit)，且所述计算量子比特的失谐性强度(anharmonicity)为负值，而耦合器件的失谐性强度为正值。这里，由于本申请方案计算量子比特之间引入了一个额外的辅助结构，即本申请方案中的耦合器件(在一示例中，可以为辅助量子比特)，所以，能够实现对计算量子比特间耦合强度的调控，甚至在必要时利用所述耦合器件关掉计算量子比特之间的耦合。本申请方案中，所述计算量子比特之间存在XY相互作用，即计算量子比特之间通过交换一个虚光子来实现耦合，如此，可以实现目标量子门，如，常用的iSWAP门或CZ(ControlPhase)门等。实际应用中，可以通过对耦合器件施加脉冲来实现目标量子门，比如，实现两量子比特门。这里，需要说明的是，本申请方案中超导电路结构可以仅包括两个计算量子比特，以及一个耦合器件，且通过连接组件将耦合器件与计算量子比特耦合连接，基于此，可实现两量子比特门；当然，实际应用中，还可以包含多个计算量子比特以及多个耦合器件，形成二维网格结构的超导电路，该二维网格结构的超导电路中耦合器件设置于两个计算量子比特之间，用于将计算量子比特进行耦合，而耦合器件与计算量子比特之间通过连接组件来实现耦合连接，如此，基于该二维网格结构的超导电路可以实现两量子比特门，进而支持更为复杂的量子任务。在一具体实施例中，所述耦合器件与所述计算量子比特之间进行弥散耦合，即计算量子比特与耦合器件之间的频率差要远远大于计算量子比特与耦合器件之间的耦合强度；如此，便于利用所述耦合器件来实现对计算量子比特之间耦合强度的调控，为实现目标量子门，如两量子比特门奠定了基础。在一具体实施例中，所述超导电路结构中所述耦合器件的频率小于所述计算量子比特的频率。如此，便于利用所述耦合器件来实现对计算量子比特之间耦合强度的调控，为实现目标量子门，如两量子比特门奠定了基础。在一具体实施例中，如图1所示，所述耦合器件包括：约瑟夫森结组成的环状结构，以及与所述环状结构并联的第一电容，此时，该耦合器件为耦合量子比特，如此，便于利用所述耦合器件来实现对计算量子比特之间耦合强度的调控，为实现目标量子门，如两量子比特门奠定了基础。在一具体实施例中，所述环状结构中包本文档来自技高网...

【技术保护点】
1.一种超导电路结构，包括：/n计算量子比特；/n耦合器件，用于分别与两个所述计算量子比特进行耦合；/n连接组件，设置于所述计算量子比特与所述耦合器件之间，用于将所述计算量子比特与所述耦合器件进行耦合连接，以基于所述耦合器件以及所述计算量子比特实现目标量子门；/n其中，所述计算量子比特与所述耦合器件的失谐性强度不同；通过调整所述超导电路结构中的超导电路参数，使所述超导电路结构所对应的计算空间外的量子态对计算空间内的量子态所引发的能级移动相互抵消，以消除所述计算量子比特之间的寄生耦合，提升所述目标量子门的保真度。/n

【技术特征摘要】
1.一种超导电路结构，包括：
计算量子比特；
耦合器件，用于分别与两个所述计算量子比特进行耦合；
连接组件，设置于所述计算量子比特与所述耦合器件之间，用于将所述计算量子比特与所述耦合器件进行耦合连接，以基于所述耦合器件以及所述计算量子比特实现目标量子门；
其中，所述计算量子比特与所述耦合器件的失谐性强度不同；通过调整所述超导电路结构中的超导电路参数，使所述超导电路结构所对应的计算空间外的量子态对计算空间内的量子态所引发的能级移动相互抵消，以消除所述计算量子比特之间的寄生耦合，提升所述目标量子门的保真度。


2.根据权利要求1所述的超导电路结构，其中，所述耦合器件与所述计算量子比特之间进行弥散耦合。


3.根据权利要求1所述的超导电路结构，其中，所述超导电路结构中所述耦合器件的频率小于所述计算量子比特的频率。


4.根据权利要求1至3任一项所述的超导电路结构，其中，所述耦合器件包括：约瑟夫森结组成的环状结构，以及与所述环状结构并联的第一电容。


5.根据权利要求4所述的超导电路结构，其中，所述环状结构中包含有至少三个约瑟夫森结。


6.根据权利要求1所述的超...

【专利技术属性】
技术研发人员：晋力京，段润尧，
申请(专利权)人：北京百度网讯科技有限公司，
类型：发明
国别省市：北京;11