数据路径的修复方法、FPGA电路、FPGA电路设计装置制造方法及图纸

本申请实施例提供了一种数据路径的修复方法、FPGA电路、FPGA电路设计装置，涉及FPGA电路设计技术领域，可增大数据信号的延时，避免因违例时序电路影响FPGA电路的功能。该数据路径的修复方法，包括：当FPGA电路中的时序路径为违例时序路径时，重新对所述时序路径中的至少一条布线路径进行迭代布线，以延长所述时序路径的长度，直至所述时序路径修复成功或达到预设迭代次数。

Data path repair method, FPGA circuit, FPGA circuit design device

【技术实现步骤摘要】
数据路径的修复方法、FPGA电路、FPGA电路设计装置
本申请涉及FPGA电路设计
，具体涉及一种数据路径的修复方法、FPGA电路、FPGA电路设计装置。
技术介绍
目前，因FPGA(FieldProgrammableGateArray，现场可编程逻辑门阵列)电路具有可定制、并行度大、可重构等优势，在行业内广泛使用。利用FPGA的软件开发工具对用户应用设计依次进行逻辑综合、布局布线和配置位流生成，以将用户用硬件描述语言编写的逻辑电路程序编译，并生成用于配置芯片的位流下载文件下载到芯片上，即可构建起实现相应逻辑功能的电路。
技术实现思路
本申请的目的在于提供一种数据路径的修复方法、FPGA电路、FPGA电路设计装置，可增大数据信号的延时，避免因违例时序电路影响FPGA电路的功能。第一方面，本申请实施例提供了一种数据路径补偿方法，包括：包括：当FPGA电路中的时序路径为违例时序路径时，重新对时序路径中的至少一条布线路径进行迭代布线，以延长时序路径的长度，直至时序路径修复成功或达到预设迭代次数。<br>第二方面，本申本文档来自技高网...

【技术保护点】
1.一种数据路径补偿方法，其特征在于，包括：/n当FPGA电路中的时序路径为违例时序路径时，重新对所述时序路径中的至少一条布线路径进行迭代布线，以延长所述时序路径的长度，直至所述时序路径修复成功或达到预设迭代次数。/n

【技术特征摘要】
1.一种数据路径补偿方法，其特征在于，包括：
当FPGA电路中的时序路径为违例时序路径时，重新对所述时序路径中的至少一条布线路径进行迭代布线，以延长所述时序路径的长度，直至所述时序路径修复成功或达到预设迭代次数。


2.根据权利要求1所述的方法，其特征在于，所述重新对所述时序路径中的一条布线路径进行布线，包括：
断开重新布线前的所述布线路径，重新布线前的所述布线路径分别与其所在的所述时序路径的第一引脚和第二引脚电连接，且包括m条第一连线和连接所述m条所述第一连线的n条第二连线；
重新设置分别与所述第一引脚和所述第二引脚电连接的所述布线路径，重新设置后的所述布线路径包括x条所述第一连线和连接所述x条所述第一连线的y条第二连线；
其中，x＞m，y＞n，x、m、y、n均为正整数；所述FPGA电路包括多个布线单元，每个所述第一连线为一个所述布线单元内的一条连线。


3.根据权利要求1或2所述的方法，其特征在于，所述重新对所述时序路径中的至少一条布线路径进行迭代布线之前，所述方法还包括：
根据满足时序要求的余量时间，依次对多条所述时序路径进行排序，所述时序路径的满足时序要求的时间越小，其在多条所述时序路径中的排序越靠前；按照多条所述时序路径的排列顺序，对所述时序路径进行...

【专利技术属性】
技术研发人员：谢鑫，雷阳，夏炜，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：广东;44